《半導體制造技術(shù)導論(第2版)》共包括15章,第1章概述了半導體制造工藝;第2章介紹了基本的半導體工藝技術(shù);第3章介紹了半導體器件、集成電路芯片,以及早期的制造工藝技術(shù);第4章描述了晶體結(jié)構(gòu)、單晶硅晶圓生長,以及硅外延技術(shù);第5章討論了半導體工藝中的加熱過程;第6章詳細介紹了光學光刻工藝;第7章討論了半導體制造過程中使用的等離子體理論;第8章討論了離子注入工藝;第9章詳細介紹了刻蝕工藝;第10章介紹了基本的化學氣相沉積(CVD)和電介質(zhì)薄膜沉積工藝,以及多孔低k電介質(zhì)沉積、氣隙的應用、原子層沉積(ALD)工藝過程;第11章介紹了金屬化工藝;第12章討論了化學機械研磨(CMP)工藝;第13章介紹了工藝整合;第14章介紹了先進的CMOS、DRAM和NAND閃存工藝流程;第15章總結(jié)了本書和半導體工業(yè)未來的發(fā)展。
楊銀堂,1962年生,男,河北邯鄲市人,博士,教授,博士生導師,畢業(yè)于西安電子科技大學半導體專業(yè)。曾先后擔任該校微電子研究所所長、技術(shù)物理學院副院長、微電子學院院長、發(fā)展規(guī)劃處處長兼“211工程”辦公室主任,校長助理,兼任總裝備部軍用電子元器件專家組副組長,曾獲國家自然科學基金杰出青年基金、教育部跨世紀優(yōu)秀人才,全國模范教師和中國青年科技獎,入選國家“百千萬人才工程”,F(xiàn)任西安電子科技大學副校長。先后在國際國內(nèi)重要期刊上發(fā)表論文180余篇,出版專著4部。
段寶興,1977年生,男,陜西省大荔縣人,博士,教授。分別于2000年和2004年獲哈爾濱理工大學材料物理與化學專業(yè)學士和碩士學位,2007年獲電子科技大學微電子學與固體電子學博士學位。主要從事硅基功率器件與集成、寬帶隙半導體功率器件和45 nm后CMOS關(guān)鍵技術(shù)研究。首次在國際上提出的優(yōu)化功率器件新技術(shù)REBULF已成功應用于橫向高壓功率器件設(shè)計;與合作者提出的SOI高壓器件介質(zhì)場增強ENDILF技術(shù),成功解決了高壓器件縱向耐壓受限問題;最近首次在國際上提出了完全3D RESURF概念并已被國際同行認可。先后在國際國內(nèi)重要期刊上發(fā)表論文40余篇,其中30余篇次被SCI、EI檢索。擔任國際重要學術(shù)期刊IEEE Electron Device Letters,Solid-State Electronics,Micro & Nano Letters,IEEE Transactions on Power Electronics和IETE Technical Review等的審稿人。
Hong Xiao(蕭宏)1982年于中國科學技術(shù)大學獲理學學士學位,1985年于中國西南物理研究所獲理學碩士學位,1985年至1989年在西南物理研究所從事等離子體物理研究,1995年于美國得克薩斯大學奧斯汀分校獲哲學博士學位。1995年至1998年在應用材料公司任高級技術(shù)講師。1998年至2003年在摩托羅拉公司半導體生產(chǎn)部任高級制造工程師,并在奧斯汀社區(qū)大學講授半導體制造技術(shù)。2003年至2011年在漢民微測科技股份有限公司任技術(shù)專家,現(xiàn)于KLA-Tencor公司任技術(shù)專家。目前的研究興趣為電子束缺陷檢測研發(fā)和集成電路制造中的電子束缺陷檢測。任SPIE會員和講師,IEEE會員和華美半導體協(xié)會終身會員。已發(fā)表30多篇期刊論文和國際會議論文,擁有7項美國專利。
第1章 導論
1.1 集成電路發(fā)展歷史
1.1.1 世界上第一個晶體
1.1.2 世界上第一個集成電路芯片
1.1.3 摩爾定律
1.1.4 圖形尺寸和晶圓尺寸
1.1.5 集成電路發(fā)展節(jié)點
1.1.6 摩爾定律或超摩爾定律
1.2 集成電路發(fā)展回顧
1.2.1 材料制備
1.2.2 半導體工藝設(shè)備
1.2.3 測量和測試工具
1.2.4 晶圓生產(chǎn)
1.2.5 電路設(shè)計
1.2.6 光刻版的制造
1.2.7 晶圓制造
1.3 小結(jié)
1.4 參考文獻
1.5 習題
第2章 集成電路工藝介紹
2.1 集成電路工藝簡介
2.2 集成電路的成品率
2.2.1 成品率的定義
2.2.2 成品率和利潤
2.2.3 缺陷和成品率
2.3 無塵室技術(shù)
2.3.1 無塵室
2.3.2 污染物控制和成品率
2.3.3 無塵室的基本結(jié)構(gòu)
2.3.4 無塵室的無塵衣穿著程序
2.3.5 無塵室協(xié)議規(guī)范
2.4 集成電路工藝間基本結(jié)構(gòu)
2.4.1 晶圓的制造區(qū)
2.4.2 設(shè)備區(qū)
2.4.3 輔助區(qū)
2.5 集成電路測試與封裝
2.5.1 晶粒測試
2.5.2 芯片的封裝
2.5.3 最終的測試
2.5.4 3D封裝技術(shù)
2.6 集成電路未來發(fā)展趨勢
2.7 小結(jié)
2.8 參考文獻
2.9 習題
第3章 半導體基礎(chǔ)
3.1 半導體基本概念
3.1.1 能帶間隙
3.1.2 晶體結(jié)構(gòu)
3.1.3 摻雜半導體
3.1.4 摻雜物濃度和電導率
3.1.5 半導體材料概要
3.2 半導體基本元器件
3.2.1 電阻
3.2.2 電容
3.2.3 二極管
3.2.4 雙載流子晶體管
3.2.5 MOSFET
3.3 集成電路芯片
3.3.1 存儲器
3.3.2 微處理器
3.3.3 專用集成電路(ASlC)
3.4 集成電路基本工藝
3.4.1 雙載流子晶體管制造過程
3.4.2 P型MOS工藝(20世紀60年代技術(shù))
3.4.3 N型MOS工藝(20世紀70年代技術(shù))
3.5 互補型金屬氧化物晶體管
3.5.1 CMOS電路
3.5.2 CMOS工藝(20世紀80年代技術(shù))
3.5.3 CMOS工藝(20世紀90年代技術(shù))
3.6 2000年后半導體工藝發(fā)展趨勢
3.7 小結(jié)
3.8 參考文獻
3.9 習題
……
第4章 晶圓制造
第5章 加熱工藝
第6章 光刻工藝
第7章 等離子體工藝
第8章 離子注入工藝
第9章 刻蝕工藝
第10章 化學氣相沉積與電介質(zhì)薄膜
第11章 金屬化工藝
第12章 化學機械研磨工藝
第13章 半導體工藝整合
第14章 IC工藝技術(shù)
第15章 半導體工藝發(fā)展趨勢和總結(jié)