基于Xilinx Vivado的數(shù)字邏輯實驗教程
定 價：59 元
- 作者：廉玉欣等
- 出版時間：2016/8/1
- ISBN：9787121294952
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TP331.2;TN79-33
- 頁碼：372
- 紙張：膠紙版
- 版次：1
- 開本：16K
本書以Xilinx公司的Vivado FPGA設計套件為基礎，以Xilinx大學計劃（Xilinx University Program，XUP）的Artix-7板卡為硬件平臺，將數(shù)字邏輯設計與硬件描述語言Verilog HDL相結合，循序漸進地介紹了基于Xilinx Vivado的數(shù)字邏輯實驗的基本過程和方法。本書主要內容包括硬件開發(fā)平臺介紹、軟件平臺介紹、FPGA設計實例、組合邏輯電路實驗、時序邏輯電路實驗、數(shù)字邏輯設計和接口實驗及數(shù)字邏輯綜合實驗。書中包含大量的設計實例，內容翔實、系統(tǒng)、全面。
本書內容是基于Vivado設計套件和XUP A7板卡進行安排的，利用85個例程，詳細介紹了數(shù)字邏輯實驗的基本設計方法。內容由淺入深，循序漸進，學生易于接受，不僅有利于學生對理論知識的消化吸收，而且對實踐操作具有直接指導意義。
廉玉欣，2002年7月，哈爾濱工業(yè)大學電氣工程系本科畢業(yè)，獲工學學士學位；2005年3月，哈爾濱工業(yè)大學深圳研究生院電力電子與電力傳動專業(yè)碩士研究生畢業(yè)，獲工學碩士學位；現(xiàn)任電工電子實驗教學中心電子學實驗室主任，主要從事實驗教學和日常管理工作。近年來，獲國家教學成果一等獎1項，獲黑龍江省教學成果一等獎2項，作為主講教師建設***精品課程1門，作為第二負責人完成***精品資源共享課立項。主持校級教學改革項目2項，參與省部級以上教學研究項目4項，主編教材1部，參編教材2部，發(fā)表教學研究文章6篇。
第1章 硬件開發(fā)平臺介紹 1
1．1 Xilinx FPGA器件 1
1．1．1 Xilinx公司簡介 1
1．1．2 Xilinx的FPGA器件系列 2
1．2 Xilinx大學計劃板卡 5
1．3 主電路及外圍接口電路 6
1．4 XUP板卡測試 21
第2章 軟件平臺介紹 23
2．1 Vivado設計套件 23
2．1．1 Vivado軟件安裝流程 24
2．1．2 IP封裝器、集成器和目錄 28
2．1．3 標準化XDC約束文件 29
2．1．4 工程命令語言 29
2．1．5 Vivado設計套件的啟動方法 30
2．1．6 Vivado設計套件的界面 31
2．2 FPGA設計流程 37
2．2．1 Vivado套件的設計流程 37
2．2．2 設計綜合流程 39
2．2．3 設計實現(xiàn)流程 42
2．3 硬件描述語言 45
2．3．1 VHDL簡介 46
2．3．2 Verilog HDL簡介 49
第3章 FPGA設計實例 56
3．1 基于原理圖的設計實例 56
3．1．1 簡易數(shù)字鐘實驗原理 56
3．1．2 實驗流程 57
3．2 基于Verilog HDL的設計實例 80
3．2．1 設計要求 80
3．2．2 實驗操作步驟 81
3．3 74系列IP封裝設計實例 91
3．3．1 IP核分類 91
3．3．2 IP封裝實驗流程 92
3．3．3 調用封裝后的IP 100
第4章 組合邏輯電路實驗 104
4．1 邏輯門電路 104
4．1．1 基本及常用的邏輯門 104
4．1．2 與非門電路的簡單應用 110
4．2 多路選擇器 112
4．2．1 2選1多路選擇器 113
4．2．2 4選1多路選擇器 114
4．2．3 4位2選1多路選擇器 117
4．2．4 74LS253的IP核設計及應用 119
4．2．5 74LS151的IP核設計 122
4．3 比較器 123
4．3．1 4位比較器 124
4．3．2 74LS85的IP核設計及應用 127
4．3．3 利用數(shù)據(jù)選擇器74LS151設計2位比較器 130
4．4 譯碼器 131
4．4．1 3線-8線譯碼器 131
4．4．2 74LS138的IP核設計及應用 133
4．4．3 數(shù)碼管顯示 135
4．5 編碼器 142
4．5．1 二進制普通編碼器 142
4．5．2 二進制優(yōu)先編碼器 144
4．5．3 74LS148的IP核設計 145
4．6 編碼轉換器 147
4．6．1 二進制-BCD碼轉換器 147
4．6．2 格雷碼轉換器 151
4．7 加法器 152
4．7．1 半加器 152
4．7．2 全加器 153
4．7．3 4位加法器 153
4．8 減法器 157
4．8．1 半減器 157
4．8．2 全減器 157
4．9 乘法器 159
4．10 除法器 163
第5章 時序邏輯電路實驗 169
5．1 鎖存器和觸發(fā)器 169
5．1．1 鎖存器 169
5．1．2 觸發(fā)器 170
5．1．3 74LS74的IP核設計及應用 176
5．2 寄存器 178
5．2．1 基本寄存器 178
5．2．2 移位寄存器 182
5．2．3 74LS194的IP核設計及應用 189
5．3 計數(shù)器 191
5．3．1 二進制計數(shù)器 192
5．3．2 N進制計數(shù)器 195
5．3．3 任意波形的實現(xiàn) 201
5．3．4 74LS161的IP核設計及應用 202
5．4 脈沖寬度調制 208
5．5 時序邏輯電路綜合設計 210
第6章 數(shù)字邏輯設計和接口實驗 221
6．1 有限狀態(tài)機 221
6．1．1 Moore狀態(tài)機和Mealy狀態(tài)機 221
6．1．2 有限狀態(tài)機設計例程 221
6．2 最大公約數(shù) 234
6．2．1 GCD算法 235
6．2．2 改進的GCD算法 243
6．3 整數(shù)平方根 247
6．3．1 整數(shù)平方根算法 248
6．3．2 改進的整數(shù)平方根算法 255
6．4 存儲器 259
6．4．1 只讀存儲器（ROM） 259
6．4．2 分布式的存儲器 262
6．4．3 塊存儲器 266
6．5 VGA控制器 269
6．5．1 VGA的時序 271
6．5．2 VGA控制器實例 272
6．6 鍵盤和鼠標接口 292
6．6．1 鍵盤 293
6．6．2 鼠標 297
第 章 數(shù)字邏輯綜合實驗 306
7．1 數(shù)字鐘 306
7．2 數(shù)字頻率計 310
7．3 電梯控制器 314
7．4 波形發(fā)生電路 320
7．5 超聲波測距儀 332
7．6 手機電池保護板 337
附錄A Basys3電路圖 349
附錄B 引腳約束 356
書單推薦
