本書共8章和4個附錄，分別為數(shù)字電路理論基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、存儲器和可編程邏輯器件、脈沖波形的產(chǎn)生與整形電路、數(shù)/模及模/數(shù)轉(zhuǎn)換技術(shù)、EDA技術(shù)、Quartus Prime 17.1.0軟件使用簡介、Verilog HDL設(shè)計初步和部分習(xí)題參考答案等。 數(shù)字電路與邏輯設(shè)計是高等院校電子信息類各專業(yè)的一門重要的專業(yè)基礎(chǔ)課。本書的特點是遵循深入淺出、保證基礎(chǔ)、精選內(nèi)容、加強概念、聯(lián)系實際的原則，將數(shù)字電路與邏輯設(shè)計的理論與實際相結(jié)合，在論述重要概念與分析、設(shè)計方法后，通過大量的應(yīng)用實例，讓學(xué)生既能夠掌握理論知識，又能夠解決實際問題，以此幫助學(xué)生理解和鞏固所學(xué)理論及知識。本書可以作為高等院校電子信息類各專業(yè)的教材，也可以作為相關(guān)專業(yè)工程技術(shù)人員的參考書。
數(shù)字電路與邏輯設(shè)計是電子、電氣、電信、通信、自動化、計算機等電子信息類專業(yè)一門重要的專業(yè)基礎(chǔ)課。 本書在編寫過程中注意循序漸進、難易結(jié)合、突出重點、突出實用、側(cè)重能力培養(yǎng)。本書具有以下特色：
（1） 本書體現(xiàn)了一定的基礎(chǔ)性和先進性，通過學(xué)習(xí)，使學(xué)生能夠具有較為豐富的基礎(chǔ)理論和基礎(chǔ)知識，使學(xué)生具有可持續(xù)發(fā)展和創(chuàng)新的能力；（2） 本書內(nèi)容注重培養(yǎng)學(xué)生分析問題和解決問題的能力、綜合運用所學(xué)知識的能力及工程實踐的能力；
（3） 本書在選材和文字敘述上符合學(xué)生的認知規(guī)律，由淺入深、由簡單到復(fù)雜、由基礎(chǔ)知識到應(yīng)用舉例，并配有豐富的例題和習(xí)題。
數(shù)字電路與邏輯設(shè)計是電子、電氣、電信、通信、自動化、計算機等電子信息類專業(yè)一門重要的專業(yè)基礎(chǔ)課。為適應(yīng)現(xiàn)代電子技術(shù)快速發(fā)展的需要，我們根據(jù)多年的教學(xué)經(jīng)驗和實踐積累，在系統(tǒng)介紹數(shù)字電路基本知識的基礎(chǔ)上，同時對現(xiàn)代邏輯設(shè)計工具（EDA技術(shù)）、Verilog硬件描述語言等做了介紹，并以實際應(yīng)用為目的編寫了此書。 全書共8章和4個附錄:第1章為數(shù)字電路理論基礎(chǔ)，重點介紹了數(shù)制與碼制、邏輯運算關(guān)系、邏輯函數(shù)及其化簡方法、卡諾圖等；第2章為邏輯門電路，重點介紹了半導(dǎo)體的開關(guān)特性、TTL集成門電路的內(nèi)部結(jié)構(gòu)及使用特點；第3章為組合邏輯電路，重點介紹了組合邏輯電路的一般分析方法和設(shè)計方法及幾種典型的組合邏輯器件的應(yīng)用；第4章為觸發(fā)器，介紹了常用觸發(fā)器的類型及功能；第5章為時序邏輯電路，介紹了時序邏輯電路的一般分析方法和設(shè)計方法，并重點介紹了寄存器和計數(shù)器集成電路的應(yīng)用；第6章為存儲器和可編程邏輯器件，介紹了ROM、RAM、PAL、GAL、 FPGA等器件的結(jié)構(gòu)和應(yīng)用；第7章為脈沖波形的產(chǎn)生與整形電路，重點介紹了 555定時器的功能及由其組成的單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器電路和應(yīng)用；第8章為數(shù)/模及模/數(shù)轉(zhuǎn)換技術(shù)，介紹了DAC和ADC的基本原理及典型集成電路；附錄A為EDA技術(shù)，介紹了EDA基本知識；附錄B為Quartus Prime 17.1.0軟件使用簡介；附錄C為Verilog HDL設(shè)計初步，介紹了Verilog HDL程序的基本結(jié)構(gòu)和特點；附錄D為部分習(xí)題參考答案。根據(jù)不同專業(yè)的具體情況，教學(xué)時可以對本書進行內(nèi)容節(jié)選。 本書在編寫過程中注意循序漸進、難易結(jié)合、突出重點、突出實用、側(cè)重能力培養(yǎng)。本書具有以下特色： （1） 本書體現(xiàn)了一定的基礎(chǔ)性和先進性，通過學(xué)習(xí)，使學(xué)生能夠具有較為豐富的基礎(chǔ)理論和基礎(chǔ)知識，使學(xué)生具有可持續(xù)發(fā)展和創(chuàng)新的能力； （2） 本書內(nèi)容注重培養(yǎng)學(xué)生分析問題和解決問題的能力、綜合運用所學(xué)知識的能力及工程實踐的能力； （3） 本書在選材和文字敘述上符合學(xué)生的認知規(guī)律，由淺入深、由簡單到復(fù)雜、由基礎(chǔ)知識到應(yīng)用舉例，并配有豐富的例題和習(xí)題。 本書由陳超原、張靜、單財良、陳振云、位磊等5位老師編寫，其中陳超原、張靜和單財良任主編，陳振云和位磊任副主編。第1章由陳振云編寫，第2、3章由單財良編寫，第4、5章由陳超原編寫，第6章由張靜編寫，第7章由位磊編寫，第8章由陳振云和陳超原編寫，附錄A至附錄D由單財良和張靜編寫。陳超原負責(zé)全書的統(tǒng)稿。本書在編寫過程中得到了學(xué)部領(lǐng)導(dǎo)俞侃教授的大力支持，電路系胡冬全副教授對全書的編寫提出了很多寶貴的意見，編者在此表示衷心的感謝！ 編者由于水平有限，書中難免有不足之處，懇請廣大讀者批評指正。
第1章數(shù)字電路理論基礎(chǔ)(1)
1.1數(shù)制與編碼(1)
1.1.1十進制數(shù)(1)
1.1.2二進制數(shù)(1)
1.1.3十六進制數(shù)(3)
1.1.4數(shù)制轉(zhuǎn)換(4)
1.1.5有符號數(shù)的表示方法(6)
1.1.6十進制數(shù)的二進制編碼(8)
1.1.7格雷碼(9)
1.2二進制邏輯變量的電壓表示(10)
1.2.1用電壓表示二進制邏輯變量(10)
1.2.2正邏輯與負邏輯(10)
1.3基本邏輯運算和基本邏輯門(11)
1.3.1邏輯變量和邏輯函數(shù)(11)
1.3.2與運算及與門(11)
1.3.3或運算及或門(12)
1.3.4非運算及非門(13)
1.3.5復(fù)合邏輯及復(fù)合邏輯門(13)
1.3.6邏輯門符號(16)
1.4邏輯代數(shù)的基本定律及規(guī)則(17)
1.4.1邏輯代數(shù)的基本定律(17)
1.4.2邏輯代數(shù)的基本規(guī)則(17)
1.5邏輯函數(shù)的化簡(19)
1.5.1邏輯函數(shù)的表示形式(19)
1.5.2邏輯函數(shù)的化簡方法(22)
本章小結(jié)(26)
思考題(26)
習(xí)題(27)
第2章邏輯門電路(28)
2.1半導(dǎo)體二極管門電路(28)
2.1.1二極管的開關(guān)特性(28)
2.1.2二極管門電路(29)
2.2半導(dǎo)體三極管門電路(31)
2.2.1三極管的開關(guān)特性(31)
2.2.2三極管反相器(33)
2.3TTL集成門電路(34)
2.3.1TTL邏輯門(35)
2.3.2CMOS邏輯門(44)
2.3.3集成邏輯門的使用知識(50)
本章小結(jié)(53)
思考題(54)
習(xí)題(54)
第3章組合邏輯電路(56)
3.1組合邏輯電路概述(56)
3.1.1組合邏輯電路的特點(56)
3.1.2組合邏輯電路的邏輯功能概述(56)
3.1.3組合邏輯電路的類型、研究方法和任務(wù)(57)
3.2組合邏輯電路的分析(57)
3.2.1組合邏輯電路的分析步驟(57)
3.2.2組合邏輯電路的分析舉例(57)
3.3組合邏輯電路的設(shè)計(59)
3.3.1組合邏輯電路的設(shè)計步驟(60)
3.3.2組合邏輯電路的設(shè)計舉例(60)
3.4常用MSI組合邏輯電路及其應(yīng)用(67)
3.4.1編碼器(67)
3.4.2譯碼器(74)
3.4.3數(shù)據(jù)選擇器(86)
3.4.4數(shù)值比較器(92)
3.4.5加法器(94)
3.4.6奇偶產(chǎn)生器/校驗器(100)
3.5組合邏輯電路綜合應(yīng)用(102)
3.5.1簡單投票系統(tǒng)(102)
3.5.2動態(tài)掃描顯示電路(103)
3.5.3點陣顯示控制電路(105)
3.5.4簡單數(shù)據(jù)傳輸系統(tǒng)與檢錯電路(106)
3.6組合邏輯電路的競爭與冒險現(xiàn)象(107)
3.6.1競爭與冒險的概念及其產(chǎn)生的原因(107)
3.6.2消除競爭與冒險的方法(109)
本章小結(jié)(111)
思考題(111)
習(xí)題(112)
第4章觸發(fā)器(115)
4.1基本觸發(fā)器(115)
4.2同步觸發(fā)器(117)
4.2.1同步RS觸發(fā)器(117)
4.2.2同步JK觸發(fā)器(119)
4.2.3同步D觸發(fā)器(120)
4.2.4同步T觸發(fā)器(121)
4.3邊沿觸發(fā)器(122)
4.3.1主從JK觸發(fā)器(122)
4.3.2主從D觸發(fā)器(123)
4.3.3維持阻塞D觸發(fā)器(124)
4.4不同觸發(fā)器之間邏輯功能的轉(zhuǎn)換(126)
4.4.1D觸發(fā)器構(gòu)成JK觸發(fā)器(126)
4.4.2JK觸發(fā)器構(gòu)成D觸發(fā)器(127)
4.4.3D觸發(fā)器構(gòu)成T觸發(fā)器(127)
本章小結(jié)(128)
思考題(128)
習(xí)題(128)
第5章時序邏輯電路(132)
5.1時序邏輯電路的基本概念(132)
5.1.1時序邏輯電路的一般模型(132)
5.1.2時序邏輯電路的功能描述方法(133)
5.2時序邏輯電路的分析(134)
5.2.1同步時序邏輯電路的分析(134)
5.2.2異步時序邏輯電路的分析(138)
5.3時序邏輯電路的設(shè)計(140)
5.3.1同步時序邏輯電路的設(shè)計(140)
5.3.2異步時序邏輯電路的設(shè)計(144)
5.4寄存器(147)
5.4.1數(shù)碼寄存器(147)
5.4.2移位寄存器(147)
5.5計數(shù)器(151)
5.5.1異步二進制加法計數(shù)器(151)
5.5.2同步二十進制加法計數(shù)器(153)
5.5.3集成計數(shù)器(154)
本章小結(jié)(157)
思考題(158)
習(xí)題(158)
第6章存儲器和可編程邏輯器件(162)
6.1只讀存儲器(162)
6.1.1ROM基本結(jié)構(gòu)(162)
6.1.2譯碼與存儲陣列(164)
6.1.3可編程ROM(165)
6.1.4ROM應(yīng)用舉例(166)
6.2隨機存儲器(168)
6.2.1RAM的結(jié)構(gòu)和工作原理(168)
6.2.2存儲容量的擴展(171)
6.3簡單可編程器件(173)
6.3.1可編程器件簡介(173)
6.3.2PLD的結(jié)構(gòu)和表示方法(175)
6.3.3PLD分類及設(shè)計舉例(177)
6.4CPLD(178)
6.4.1CPLD的結(jié)構(gòu)框圖(179)
6.4.2CPLD的組成部分(179)
6.5FPGA(181)
6.5.1查找表結(jié)構(gòu)基本原理(181)
6.5.2FPGA結(jié)構(gòu)簡介(182)
本章小結(jié)(185)
思考題(186)
習(xí)題(186)
第7章脈沖波形的產(chǎn)生與整形電路(190)
7.1概述(190)
7.1.1理想的矩形脈沖波形(190)
7.1.2實際的矩形脈沖波形(190)
7.2555定時器(191)
7.2.1555定時器的簡介(191)
7.2.2555定時器的特點(192)
7.2.3555定時器的電路結(jié)構(gòu)與工作原理(192)
7.2.4555定時器電路的應(yīng)用(194)
7.3單穩(wěn)態(tài)觸發(fā)器(195)
7.3.1單穩(wěn)態(tài)觸發(fā)器的工作特點(195)
7.3.2單穩(wěn)態(tài)觸發(fā)器的分類(195)
7.3.3555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器(195)
7.3.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用(196)
7.4多諧振蕩器(198)
7.4.1多諧振蕩器的結(jié)構(gòu)特點(198)
7.4.2多諧振蕩器的分類(198)
7.4.3由555定時器組成的多諧振蕩器(199)
7.5施密特觸發(fā)器(200)
7.5.1施密特觸發(fā)器的特點(200)
7.5.2由555定時器組成的施密特觸發(fā)器(201)
7.5.3施密特觸發(fā)器的應(yīng)用(201)
7.6實例電路分析(203)
7.6.1多用途延遲開關(guān)電源插座(203)
7.6.2基于555定時器及CD4017計數(shù)器的跑馬燈(204)
7.6.3555觸摸定時開關(guān)(206)
7.6.4相片曝光定時器(207)
7.6.5單電源變雙電源電路(208)
7.6.6簡易催眠器(208)
7.6.7電熱毯溫控器(208)
本章小結(jié)(209)
思考題(210)
習(xí)題(210)
第8章數(shù)/模及模/數(shù)轉(zhuǎn)換技術(shù)(212)
8.1數(shù)/模轉(zhuǎn)換器(212)
8.1.1DAC的基本原理(212)
8.1.2電壓型DAC(214)
8.1.3電流型DAC(216)
8.1.4集成DAC(217)
8.1.5DAC的性能指標(220)
8.2模/數(shù)轉(zhuǎn)換器(221)
8.2.1A/D轉(zhuǎn)換的概述(221)
8.2.2A/D轉(zhuǎn)換的基本原理(221)
8.2.3逐次漸近型ADC(223)
8.2.4雙積分型ADC(224)
8.2.5并行比較型ADC(226)
8.2.6ADC的主要技術(shù)指標(227)
8.2.7ADC0809(227)
本章小結(jié)(230)
思考題(230)
習(xí)題(231)
附錄AEDA技術(shù)(232)
A.1EDA技術(shù)概述(232)
A.2EDA技術(shù)及其發(fā)展(232)
A.2.1電子CAD階段(233)
A.2.2電子CAE階段(233)
A.2.3EDA階段(233)
A.3數(shù)字設(shè)計的流程(234)
A.3.1設(shè)計輸入(235)
A.3.2綜合(236)
A.3.3適配（布線布局）(236)
A.3.4仿真(237)
A.3.5編程配置(237)
A.4常用的EDA軟件工具(238)
附錄BQuartus Prime 17.1.0軟件使用簡介(239)
B.1創(chuàng)建新工程(239)
B.2建立Verilog HDL文件(244)
B.3引腳配置(245)
B.4項目編譯及結(jié)果分析(247)
B.5下載編程(248)
附錄CVerilog HDL設(shè)計初步(249)
C.1Verilog HDL簡介(249)
C.1.1Verilog HDL的發(fā)展經(jīng)歷(249)
C.1.2Verilog HDL的特點(250)
C.2Verilog HDL模塊的基本結(jié)構(gòu)(250)
C.3Verilog HDL的語言要素(252)
C.3.1基本語法定義(252)
C.3.2數(shù)據(jù)類型(257)
C.4Verilog HDL的行為語句(260)
C.4.1過程語句(261)
C.4.2塊語句(263)
C.4.3賦值語句(264)
C.4.4條件語句(266)
C.4.5循環(huán)語句(269)
C.4.6編譯指示語句(270)
C.5Verilog HDL 設(shè)計的層次與風(fēng)格(271)
C.5.1Verilog HDL 設(shè)計的層次(271)
C.5.2結(jié)構(gòu)描述(271)
C.5.3行為描述(276)
C.5.4數(shù)據(jù)流描述(277)
C.5.5分層次結(jié)構(gòu)電路的設(shè)計(278)
附錄D部分習(xí)題參考答案(281)
參考文獻(285)
書單推薦
