目 錄

第1章 計算機系統(tǒng)組成 1
1.1 計算機的發(fā)展概況及應用領域 1
1.1.1 計算機的發(fā)展歷史 1
1.1.2 CPU的發(fā)展與制造簡介 3
1.1.3 計算機的應用領域 5
1.2 計算機系統(tǒng)的物理組成及特點 7
1.3 計算機系統(tǒng)的邏輯組成及特點 8
1.3.1 計算機系統(tǒng)的層次結構 8
1.3.2 馮·諾依曼體系結構 9
1.3.3 計算機系統(tǒng)的兩大功能
控制與運算 11
1.3.4 計算機程序的執(zhí)行過程 12
1.4 計算機系統(tǒng)的主要性能指標 12
1.4.1 計算機的主要性能指標 12
1.4.2 CPU的主要性能指標 13
本章小結 15
復習思考題 15
第2章 計算機系統(tǒng)的運算功能 18
2.1 數(shù)值信息與文本信息的表示 18
2.1.1 計算機中常用的計數(shù)制 18
2.1.2 數(shù)值信息 21
2.1.3 文本信息 25
2.2 算術運算 28
2.2.1 進借位 28
2.2.2 溢出 29
2.3 邏輯運算 31
2.4 運算的電路實現(xiàn) 33
2.4.1 門電路 33
2.4.2 典型邏輯器件 35
本章小結 41
復習思考題 41
第3章 中央處理器 43
3.1 CPU的功能和組成 43
3.1.1 CPU的功能 43
3.1.2 CPU的內部組成 44
3.2 8086/8088的編程結構 47
3.2.1 執(zhí)行單元 48
3.2.2 總線接口單元 49
3.3 Intel 80x86微處理器的演進之路 51
3.3.1 80286微處理器 51
3.3.2 80386微處理器 52
3.3.3 80486微處理器 53
3.3.4 Intel Pentium系列微處理器 55
3.3.5 Core系列處理器 58
3.4 Itanium 64位微處理器 58
3.5 8086/8088的寄存器 59
3.6 8086/8088 CPU的引腳及其功能 63
3.6.1 8086/8088的引腳信號 63
3.6.2 8086/8088的最小模式 65
3.6.3 8086/8088的最大模式 69
3.7 8086/8088存儲器組織與I/O組織 73
3.7.1 8086/8088的存儲器組織 73
3.7.2 8086/8088的I/O組織 78
3.8 8086/8088的CPU時序 78
3.8.1 總線操作周期 78
3.8.2 總線讀操作周期 79
3.8.3 總線寫操作周期 82
3.8.4 空閑周期 84
3.8.5 中斷響應周期 84
3.8.6 系統(tǒng)復位和啟動 85
本章小結 86
復習思考題 87

第4章 處理器的指令系統(tǒng)與匯編
程序 90
4.1 指令集的派系 90
4.2 機器語言、匯編語言與高級語言
指令 92
4.3 匯編指令 93
4.3.1 匯編指令格式 94
4.3.2 操作數(shù)尋址方式 95
4.3.3 常用指令介紹 99
4.4 匯編語言程序設計 116
4.4.1 偽指令 116
4.4.2 操作數(shù)的基本組成 126
4.4.3 基本的結構化程序設計 129
本章小結 133
復習思考題 133
第5章 計算機系統(tǒng)中的存儲器 135
5.1 概述 135
5.1.1 存儲器的分類 136
5.1.2 存儲器的主要性能指標 137
5.1.3 存儲器的分層管理 138
5.2 半導體主存儲器 140
5.2.1 半導體主存儲器的組成
及單元結構 140
5.2.2 存儲器的擴展 141
5.2.3 RAM和ROM 143
5.3 高速緩沖存儲器 147
5.4 虛擬存儲器 156
5.5 內存技術的發(fā)展 161
5.6 外存技術的發(fā)展 164
本章小結 169
復習思考題 169
第6章 計算機系統(tǒng)中的數(shù)據(jù)傳送 172
6.1 輸入/輸出接口 172
6.1.1 輸入/輸出接口的概念
和基本功能 173
6.1.2 輸入/輸出端口及編址
方式 176
6.2 數(shù)據(jù)傳送方式 177
6.2.1 無條件傳送方式 177
6.2.2 軟件查詢傳送方式 178
6.2.3 中斷傳送方式 180
6.2.4 DMA傳送方式 183
6.2.5 I/O通道控制方式 185
6.3 數(shù)據(jù)傳送的物理通路總線 186
6.3.1 總線分類 187
6.3.2 三芯片結構和雙芯片結構 188
6.4 中斷技術 189
6.4.1 中斷的基本概念 189
6.4.2 中斷的工作過程 190
6.4.3 中斷優(yōu)先級及嵌套 192
6.4.4 8259A中斷控制器簡介 193
本章小結 202
復習思考題 202
第7章 可編程定時器/計數(shù)器8253 205
7.1 概述 205
7.1.1 定時/計數(shù)系統(tǒng) 205
7.1.2 定時/計數(shù)信號的產生
方法 206
7.2 可編程定時器/計數(shù)器的原理 207
7.2.1 可編程定時器/計數(shù)器內部
結構 207
7.2.2 8253的內部結構和引腳
信號 208
7.2.3 8253的控制寄存器和控制
字格式 212
7.2.4 8253的初始化編程原則 213
7.3 8253的工作模式 215
7.4 8253的基本應用 220
本章小結 224
復習思考題 224
第8章 接口芯片 226
8.1 常見外部接口 226
8.1.1 數(shù)字接口和模擬接口 226
8.1.2 串行接口與并行接口 228
8.1.3 物理標準接口 229
8.2 串行通信與串行接口芯片 230
8.2.1 串行通信 231
8.2.2 串行通信接口 237
8.2.3 串行接口芯片8251A 239
8.3 并行通信與并行接口芯片 255
8.3.1 并行通信和并行接口 255
8.3.2 8255A的內部結構和引腳
信號 257
8.3.3 8255A控制字 259
8.3.4 8255A的工作模式 262
8.3.5 8255A的應用 273
8.4 模擬信號的輸入與輸出 279
8.4.1 概述 279
8.4.2 A/D轉換器 280
8.4.3 D/A轉換器 289
本章小結 297
復習思考題 297
參考文獻與鏈接 299