本教材從應(yīng)用角度出發(fā)，在保持?jǐn)?shù)字電路教材經(jīng)典內(nèi)容的基礎(chǔ)上增加VHDL語言程序設(shè)計(jì)。主要內(nèi)容有：邏輯代數(shù)基礎(chǔ)與信息表示、半導(dǎo)體集成門電路、組合邏輯電路、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、D/A與A/D轉(zhuǎn)換、半導(dǎo)體存儲(chǔ)器與可編程邏輯器件、硬件描述語言VHDL等。本教材以獨(dú)特的視角，采用“提出問題、邏輯抽象、推導(dǎo)演繹”的方法展開講述，以區(qū)別其它教材的講述方法。特別是在各章節(jié)中插入的“說明”具有概括和提升作用；“閱讀材料”具有拓展視野和加深理解的作用。本教材力圖克服知識(shí)的簡單堆砌，注重學(xué)科方法論的灌輸，提出的一些方法是其它教材沒有的。考慮到數(shù)字電路后續(xù)的重要課程有單片機(jī)技術(shù)，所以有些理論結(jié)合單片機(jī)原理進(jìn)行分析，為后續(xù)學(xué)習(xí)單片機(jī)技術(shù)做一定的鋪墊。本教材精煉實(shí)用、深入淺出，插圖規(guī)范美觀，章節(jié)布局合理，系統(tǒng)完善，可作為電子類、電氣類、計(jì)算機(jī)類等專業(yè)的本科教材。
目 錄
章 邏輯代數(shù)基礎(chǔ)與信息表示 1
1.1 概述 1
1.1.1 模擬信號(hào)與數(shù)字信號(hào) 1
1.1.2 進(jìn)制轉(zhuǎn)換 2
1.1.3 數(shù)字系統(tǒng)中信息的表示 4
1.2 邏輯代數(shù)中的基本運(yùn)算及公式 6
1.2.1 邏輯函數(shù) 6
1.2.2 基本運(yùn)算及公式 6
1.2.3 常用公式及定理 8
1.2.4 邏輯真值表轉(zhuǎn)換為邏輯函數(shù) 9
1.3 邏輯函數(shù)的標(biāo)準(zhǔn)式及化簡 10
1.3.1 邏輯函數(shù)的標(biāo)準(zhǔn)式 10
1.3.2 邏輯函數(shù)的卡諾圖表示 11
1.3.3 邏輯函數(shù)的公式化簡 12
1.3.4 邏輯函數(shù)的卡諾圖化簡 13
1.3.5 多輸出邏輯函數(shù)的化簡 16
習(xí) 題 17
2章 半導(dǎo)體集成門電路 19
2.1 半導(dǎo)體開關(guān)元件 19
2.1.1 晶體二極管 19
2.1.2 晶體三極管 19
2.1.3 MOS管 20
2.2 TTL集成門電路 21
2.2.1 TTL非門 22
2.2.2 常見TTL門電路 23
2.3 CMOS集成門電路 29
2.3.1 CMOS非門 29
2.3.2 常見CMOS門電路 30
2.4 集成門電路的連接* 33
2.4.1 TTL門電路的帶負(fù)載能力 33
2.4.2 TTL電路與CMOS電路的連接和比較 35
習(xí) 題 37
3章 組合邏輯電路 39
3.1 組合邏輯電路的分析與設(shè)計(jì) 39
3.1.1 組合邏輯電路的分析 39
3.1.2 組合邏輯電路的設(shè)計(jì) 40
3.2 常用組合邏輯電路 42
3.2.1 優(yōu)先編碼器 42
3.2.2 譯碼器 45
3.2.3 數(shù)據(jù)選擇器 48
3.2.4 數(shù)據(jù)比較器* 49
3.2.5 加法器 52
3.2.6 函數(shù)發(fā)生器 55
3.2.7 奇偶校驗(yàn)電路 55
3.3 用MSI芯*設(shè)計(jì)組合邏輯電路 56
3.3.1 用譯碼器設(shè)計(jì)組合邏輯電路 56
3.3.2 用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路 57
3.4 組合邏輯電路中的競爭與險(xiǎn)象* 58
3.4.1 競爭與險(xiǎn)象的成因 58
3.4.2 消除競爭與險(xiǎn)象的方法 59
習(xí) 題 60
4章 時(shí)序邏輯電路 62
4.1 存儲(chǔ)元件——觸發(fā)器 62
4.1.1 RS觸發(fā)器及時(shí)鐘電平控制的觸發(fā)器 62
4.1.2 時(shí)鐘邊沿控制的觸發(fā)器 66
4.1.3 各類觸發(fā)器的替換 68
4.2 同步時(shí)序邏輯電路 70
4.2.1 同步時(shí)序邏輯電路的分析 70
4.2.2 寄存器 73
4.2.3 計(jì)數(shù)器 77
4.2.4 節(jié)拍發(fā)生器 85
4.3 異步時(shí)序邏輯電路 86
4.3.1 異步時(shí)序電路的分析 86
4.3.2 異步計(jì)數(shù)器 87
4.4 時(shí)序邏輯電路的設(shè)計(jì) 88
4.4.1 基于觸發(fā)器級(jí)的時(shí)序邏輯電路設(shè)計(jì) 88
4.4.2 基于芯*級(jí)的時(shí)序邏輯電路設(shè)計(jì) 91
習(xí) 題 93
5章 脈沖波形的產(chǎn)生與整形 98
5.1 555時(shí)基電路 98
5.1.1 矩形脈沖的特性參數(shù) 98
5.1.2 555時(shí)基電路的結(jié)構(gòu)及功能 98
5.2 脈沖波形的產(chǎn)生 99
5.2.1 環(huán)形振蕩器 99
5.2.2 石英晶體振蕩器 102
5.2.3 555時(shí)基電路組成的多諧振蕩器 102
5.3 脈沖波形的整形 104
5.3.1 施密特觸發(fā)器 104
5.3.2 單穩(wěn)態(tài)觸發(fā)器 107
習(xí) 題 109
6章 D/A與A/D轉(zhuǎn)換 112
6.1 集成運(yùn)算放大器 112
6.1.1 集成運(yùn)算放大器介紹 112
6.1.2 運(yùn)算電路 113
6.2 D/A與A/D轉(zhuǎn)換的基本原理 114
6.2.1 D/A與A/D轉(zhuǎn)換原理 114
6.2.2 DAC主要技*指標(biāo) 114
6.2.3 倒T形電阻網(wǎng)絡(luò)DAC的轉(zhuǎn)換原理 115
6.2.4 DAC芯*及連接 116
6.3 A/D轉(zhuǎn)換器 118
6.3.1 采樣與保持 118
6.3.2 A/D轉(zhuǎn)換 119
習(xí) 題 124
7章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件 125
7.1 半導(dǎo)體存儲(chǔ)器 125
7.1.1 半導(dǎo)體存儲(chǔ)器介紹 125
7.1.2 存儲(chǔ)器的擴(kuò)展 129
7.1.3 相聯(lián)存儲(chǔ)器* 130
7.2 半導(dǎo)體只讀存儲(chǔ)器 132
7.2.1 固定ROM與PROM 133
7.2.2 可擦除可編程的只讀存儲(chǔ)器* 134
7.3 可編程邏輯器件 136
7.3.1 簡單可編程邏輯器件 136
7.3.2 大規(guī)模可編程邏輯器件* 140
習(xí) 題 144
8章 硬件描述語言VHDL 146
8.1 VHDL程序結(jié)構(gòu) 146
8.1.1 實(shí)體與結(jié)構(gòu)體 146
8.1.2 庫、程序包、配置 148
8.2 VHDL的數(shù)據(jù)對(duì)象、數(shù)據(jù)類型及作符 149
8.2.1 VHDL文字 149
8.2.2 VHDL數(shù)據(jù)對(duì)象 150
8.2.3 VHDL數(shù)據(jù)類型 150
8.2.4 VHDL作符 151
8.3 VHDL基本語句 153
8.3.1 順序語句 153
8.3.2 并行語句 158
8.3.3 子程序 164
8.3.4 屬性描述 165
習(xí) 題 169
附 錄 170
附錄1 教材實(shí)驗(yàn)使用的主要芯*引腳圖 170
附錄2 部分設(shè)計(jì)性實(shí)驗(yàn)的解 171
參考文獻(xiàn) 175
書單推薦
