第1章 數(shù)制與代碼
1．1 概述
1．1．1 模擬信號(hào)和數(shù)字信號(hào)
1．1．2 數(shù)字電路的發(fā)展
1．1．3 數(shù)字電路的特點(diǎn)
1．2 常用數(shù)制
1．2．1 常用數(shù)制
1．2．2 數(shù)制的轉(zhuǎn)換
1．2．3 無(wú)符號(hào)二進(jìn)制數(shù)運(yùn)算
1．3 有符號(hào)數(shù)表示法
1．3．1 原碼表示法
1．3．2 反碼表示法
1．3．3 補(bǔ)碼表示法
1．3．4 有符號(hào)數(shù)的補(bǔ)碼運(yùn)算
1．4 常用編碼
1．4．1 BCD碼
1．4．2 ASCII碼
1．4．3 奇偶校驗(yàn)碼
1．4．4 格雷碼
本章小結(jié)
習(xí)題

第2章 邏輯代數(shù)基礎(chǔ)
2．1 邏輯代數(shù)的基本運(yùn)算
2．1．1 邏輯變量和基本運(yùn)算
2．1．2 復(fù)合邏輯運(yùn)算
2．1．3 邏輯函數(shù)及邏輯函數(shù)相等
2．2 邏輯代數(shù)的基本定律和運(yùn)算規(guī)則
2．2．1 邏輯代數(shù)基本定律
2．2．2 邏輯代數(shù)運(yùn)算規(guī)則
2．2．3 邏輯代數(shù)運(yùn)算優(yōu)先級(jí)別
2．3 組合邏輯函數(shù)的描述方法
2．3．1 真值表描述法
2．3．2 邏輯函數(shù)式描述法
2．3．3 邏輯圖描述法
2．3．4 卡諾圖描述法
2．3．5 波形圖描述法
2．3．6 描述方法之間的轉(zhuǎn)換
2．4 邏輯函數(shù)的化簡(jiǎn)方法
2．4．1 邏輯函數(shù)的化簡(jiǎn)依據(jù)和簡(jiǎn)標(biāo)準(zhǔn)
2．4．2 代數(shù)化簡(jiǎn)法
2．4．3 卡諾圖化簡(jiǎn)法
2．4．4 含有任意項(xiàng)的邏輯函數(shù)化簡(jiǎn)
本章小結(jié)
習(xí)題

第3章 小規(guī)模組合邏輯電路
3．1 集成邏輯門
3．1．1 TTL邏輯門
3．1．2 CMOS邏輯門
3．1．3 集成邏輯門系列簡(jiǎn)介
3．2 小規(guī)模組合邏輯電路的分析與設(shè)計(jì)
3．2．1 小規(guī)模組合邏輯電路分析
3．2．2 小規(guī)模組合邏輯電路設(shè)計(jì)
3．2．3 邏輯門多余輸入端的處理
3．3 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
3．3．1 競(jìng)爭(zhēng)與冒險(xiǎn)的分析
3．3．2 冒險(xiǎn)的消除
3．4 小規(guī)模組合邏輯電路實(shí)驗(yàn)
3．4．1 實(shí)驗(yàn)?zāi)康暮鸵饬x
3．4．2 實(shí)驗(yàn)預(yù)習(xí)要求
3．4．3 實(shí)驗(yàn)儀器和設(shè)備
3．4．4 實(shí)驗(yàn)注意事項(xiàng)
3．4．5 實(shí)驗(yàn)內(nèi)容
本章小結(jié)
習(xí)題
……
第4章 模塊級(jí)組合邏輯電路
第5章 觸發(fā)器級(jí)時(shí)序邏輯電路
第6章 模塊級(jí)時(shí)序邏輯電路
第7章 脈沖信號(hào)的產(chǎn)生與變換
第8章 D/A與A/D轉(zhuǎn)換
第9章 半導(dǎo)體存儲(chǔ)器
第10章 數(shù)字系統(tǒng)設(shè)計(jì)
附錄 常用元器件一覽表
參考文獻(xiàn)