本書的主要內(nèi)容包括現(xiàn)代信號處理電路設(shè)計基礎(chǔ)、基于Verilog HDL的電路設(shè)計語言、基本數(shù)字電路設(shè)計方法、基于狀態(tài)機的數(shù)字電路的設(shè)計方法、信號獲取和傳輸單元設(shè)計、基于FPGA的信號分析和處理單元設(shè)計以及基于通用處理器的信號分析和處理單元設(shè)計，并綜合上述設(shè)計方法，給出了軟件無線電平臺的系統(tǒng)架構(gòu)以及關(guān)鍵算法的設(shè)計實現(xiàn)方法。