出版說(shuō)明
前言
第1章 邏輯代數(shù)基礎(chǔ)
1.1 概述
1.1.1 數(shù)字信號(hào)與數(shù)字電路
1.1.2 數(shù)字電路的特點(diǎn)
1.1.3 數(shù)字電路的分類
1.1.4 脈沖波形的主要參數(shù)
1.2 數(shù)制與BCD碼
1.2.1 數(shù)制
1.2.2 BCD碼
1.3 邏輯函數(shù)及其表示方法
1.3.1 邏輯代數(shù)的基本運(yùn)算
1.3.2 邏輯代數(shù)的復(fù)合運(yùn)算
1.3.3 邏輯函數(shù)的表示方法
1.3.4 正邏輯與負(fù)邏輯的規(guī)定
1.4 邏輯代數(shù)的基本定律和規(guī)則
1.4.1 邏輯代數(shù)的基本定律
1.4.2 邏輯代數(shù)的基本規(guī)則
1.5 邏輯函數(shù)的公式化簡(jiǎn)法
1.5.1 邏輯函數(shù)的最簡(jiǎn)與或式標(biāo)準(zhǔn)
1.5.2 用公式法化簡(jiǎn)邏輯函數(shù)
1.6 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
1.6.1 邏輯函數(shù)的最小項(xiàng)表達(dá)式
1.6.2 邏輯函數(shù)的卡諾圖表示法
1.6.3 用卡諾圖化簡(jiǎn)邏輯函數(shù)
1.6.4 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
1.7 技能訓(xùn)練
1.7.1 技能訓(xùn)練1 門電路邏輯功能的測(cè)試
1.7.2 技能訓(xùn)練2 門電路的簡(jiǎn)單應(yīng)用
1.8 本章小結(jié)
1.9 習(xí)題

第2章 邏輯門電路
2.1 分立元器件門電路
2.1.1 二極管和晶體管的開(kāi)關(guān)特性
2.1.2 二極管門電路
2.1.3 晶體管門電路
2.2 TTL集成邏輯門電路
2.2.1 TTL與非門
2.2.2 其他功能的TTL門電路
2.2.3 TTL集成電路系列簡(jiǎn)介
2.2.4 使用TTL集成邏輯門電路的注意事項(xiàng)
2.3 CMOS集成邏輯門電路
2.3.1 CMOS邏輯門電路
2.3.2 CMOS集成電路的特點(diǎn)與系列
2.3.3 使用CMOS集成電路的注意事項(xiàng)
2.4 TTL電路與CMOS電路的接口
2.4.1 TTL電路驅(qū)動(dòng)CMOS電路
2.4.2 CMOS電路驅(qū)動(dòng)TTL電路
2.5 技能訓(xùn)練
2.5.1 技能訓(xùn)練1 TTL門電路的參數(shù)測(cè)試
2.5.2 技能訓(xùn)練2 OC門和三態(tài)門的應(yīng)用
2.5.3 技能訓(xùn)練3 門電路的綜合應(yīng)用
2.6 本章小結(jié)
2.7 習(xí)題

第3章 組合邏輯電路
3.1 組合邏輯電路的分析與設(shè)計(jì)
3.1.1 組合邏輯電路的分析
3.1.2 組合邏輯電路的設(shè)計(jì)
3.2 加法器
3.2.1 半加器
3.2.2 全加器
3.2.3 多位加法器
3.3 編碼器
3.3.1 二進(jìn)制編碼器
3.3.2 二-十進(jìn)制編碼器
3.3.3 集成優(yōu)先編碼器
3.4 譯碼器
3.4.1 二進(jìn)制譯碼器
3.4.2 二-十進(jìn)制譯碼器
3.4.3 顯示譯碼器
3.5 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
3.5.1 數(shù)據(jù)選擇器
3.5.2 數(shù)據(jù)分配器
3.6 數(shù)值比較器
3.6.1 一位數(shù)值比較器
3.6.2 多位數(shù)值比較器
3.7 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)
3.7.1 競(jìng)爭(zhēng)冒險(xiǎn)的產(chǎn)生
3.7.2 競(jìng)爭(zhēng)冒險(xiǎn)的識(shí)別
3.7.3 競(jìng)爭(zhēng)冒險(xiǎn)的消除
3.8 技能訓(xùn)練
3.8.1 技能訓(xùn)練1 組合邏輯電路的設(shè)計(jì)
3.8.2 技能訓(xùn)練2 加法器
3.8.3 技能訓(xùn)練3 編碼器和譯碼器
3.8.4 技能訓(xùn)練4 譯碼驅(qū)動(dòng)器和數(shù)碼顯示器
3.8.5 技能訓(xùn)練5 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.8.6 技能訓(xùn)練6 組合邏輯電路的綜合應(yīng)用
3.9 本章小結(jié)
3.10 習(xí)題

第4章 集成觸發(fā)器
4.1 基本RS觸發(fā)器
4.1.1 由與非門組成的基本RS觸發(fā)器
4.1.2 由或非門組成的基本RS觸發(fā)器
4.2 同步RS觸發(fā)器
4.2.1 同步RS觸發(fā)器的邏輯功能
4.2.2 同步觸發(fā)器的空翻現(xiàn)象
4.3 D觸發(fā)器
4.3.1 同步D觸發(fā)器
4.3.2 邊沿D觸發(fā)器
4.4 JK觸發(fā)器
4.4.1 同步JK觸發(fā)器
4.4.2 邊沿JK觸發(fā)器
4.4.3 T和T' 觸發(fā)器
4.5 技能訓(xùn)練
4.5.1 技能訓(xùn)練1 觸發(fā)器的測(cè)試
4.5.2 技能訓(xùn)練2 觸發(fā)器的綜合應(yīng)用
4.6 本章小結(jié)
4.7 習(xí)題

第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路的分析
5.1.1 同步時(shí)序邏輯電路的分析
5.1.2 異步時(shí)序邏輯電路的分析
5.2 計(jì)數(shù)器
5.2.1 異步計(jì)數(shù)器
5.2.2 同步計(jì)數(shù)器
5.2.3 集成N進(jìn)制計(jì)數(shù)器的構(gòu)成方法
5.3 寄存器
5.3.1 數(shù)碼寄存器
5.3.2 移位寄存器
5.3.3 寄存器應(yīng)用舉例（順序脈沖發(fā)生器）
5.4 技能訓(xùn)練
5.4.1 技能訓(xùn)練1 由觸發(fā)器構(gòu)成的計(jì)數(shù)器
5.4.2 技能訓(xùn)練2 集成計(jì)數(shù)器
5.4.3 技能訓(xùn)練3 計(jì)數(shù)、譯碼和顯示電路
5.4.4 技能訓(xùn)練4 移位寄存器
5.4.5 技能訓(xùn)練5 時(shí)序邏輯電路的綜合應(yīng)用
5.5 本章小結(jié)
5.6 習(xí)題

第6章 脈沖信號(hào)的產(chǎn)生與變換
6.1 RC電路
6.1.1 RC微分電路
6.1.2 RC積分電路
6.2 單穩(wěn)態(tài)觸發(fā)器
6.2.1 微分型單穩(wěn)態(tài)觸發(fā)器
6.2.2 集成單穩(wěn)態(tài)觸發(fā)器
6.2.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.3 自激多諧振蕩器
6.3.1 由門電路組成的多諧振蕩器
6.3.2 石英晶體多諧振蕩器
6.4 施密特觸發(fā)器
6.4.1 基本概念
6.4.2 集成施密特觸發(fā)器
6.4.3 施密特觸發(fā)器的應(yīng)用
6.5 555定時(shí)器及應(yīng)用
6.5.1 555定時(shí)器的電路結(jié)構(gòu)及功能
6.5.2 555定時(shí)器的應(yīng)用
6.6 技能訓(xùn)練
6.6.1 技能訓(xùn)練1 多諧振蕩器
6.6.2 技能訓(xùn)練2 555定時(shí)器的應(yīng)用
6.6.3 技能訓(xùn)練3 脈沖電路的綜合應(yīng)用
6.7 本章小結(jié)
6.8 習(xí)題

第7章 數(shù)/模和模/數(shù)轉(zhuǎn)換器
7.1 數(shù)/模轉(zhuǎn)換器
7.1.1 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
7.1.2 權(quán)電流型D/A轉(zhuǎn)換器
7.1.3 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.1.4 集成D/A轉(zhuǎn)換器
7.2 模/數(shù)轉(zhuǎn)換器
7.2.1 模/數(shù)轉(zhuǎn)換的一般步驟
7.2.2 并行比較型A/D轉(zhuǎn)換器
7.2.3 逐次逼近型A/D轉(zhuǎn)換器
7.2.4 雙積分型A/D轉(zhuǎn)換器
7.2.5 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.2.6 集成A/D轉(zhuǎn)換器及其應(yīng)用
7.3 技能訓(xùn)練
7.3.1 技能訓(xùn)練1 D/A轉(zhuǎn)換器
7.3.2 技能訓(xùn)練2 A/D轉(zhuǎn)換器
7.3.3 技能訓(xùn)練3 A/D與D/A轉(zhuǎn)換器的綜合應(yīng)用
7.4 本章小結(jié)
7.5 習(xí)題

第8章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
8.1 只讀存儲(chǔ)器
8.1.1 固定只讀存儲(chǔ)器
8.1.2 可編程只讀存儲(chǔ)器（PROM）
8.1.3 可擦除可編程只讀存儲(chǔ)器
8.1.4 集成只讀存儲(chǔ)器
8.2 隨機(jī)存取存儲(chǔ)器
8.2.1 隨機(jī)存取存儲(chǔ)器的基本結(jié)構(gòu)
8.2.2 隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元
8.2.3 集成隨機(jī)存取存儲(chǔ)器
8.2.4 RAM容量擴(kuò)展
8.3 可編程邏輯器件
8.3.1 PLD器件的基本結(jié)構(gòu)與電路表示法
8.3.2 可編程陣列邏輯PAL
8.3.3 通用陣列邏輯GAL
8.3.4 高密度可編程邏輯器件簡(jiǎn)介
8.4 本章小結(jié)
8.5 習(xí)題

附錄
附錄A 常用邏輯符號(hào)對(duì)照表
附錄B 國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法
附錄C 自測(cè)題
參考文獻(xiàn)