本書是按照教育部高等學(xué)校電子信息與電氣學(xué)科基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)修訂的《數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)基本要求》編寫的數(shù)字電子技術(shù)基礎(chǔ)簡明教程。本書內(nèi)容簡明扼要,重點(diǎn)講授了數(shù)字電子技術(shù)的基本知識、基本理論以及分析和設(shè)計(jì)數(shù)字電路的一般方法。
全書共分為10章,內(nèi)容包括數(shù)制和碼制、邏輯代數(shù)及其應(yīng)用、邏輯門、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件、脈沖波形的產(chǎn)生和變換、數(shù)模和模數(shù)轉(zhuǎn)換。
本書可作為高等院校電氣信息類各專業(yè)、儀器儀表類各專業(yè)和部分非電類專業(yè)本科生的教科書,尤其適合于學(xué)時(shí)較少的情況,也可供工程技術(shù)人員學(xué)習(xí)數(shù)字電子技術(shù)時(shí)參考。
本書是為高等學(xué)校數(shù)字電子技術(shù)基礎(chǔ)課程編寫的一本簡明教程。作者力圖用較少的篇幅把數(shù)字電子技術(shù)最主要的基礎(chǔ)知識介紹給讀者,既能滿足課程的教學(xué)基本要求,又能滿足減少授課學(xué)時(shí)的需要。
多年來數(shù)字電子技術(shù)基礎(chǔ)課程的改革一直面臨著來自兩方面的壓力,一方面是數(shù)字電子技術(shù)的不斷發(fā)展和進(jìn)步,另一方面是減少授課學(xué)時(shí)的要求。 自20世紀(jì)60年代數(shù)字集成電路問世以來,數(shù)字電子技術(shù)快速發(fā)展的腳步始終沒有停息。時(shí)至今日,數(shù)字電子技術(shù)的應(yīng)用領(lǐng)域仍在繼續(xù)擴(kuò)展,半導(dǎo)體集成電路的集成度和復(fù)雜程度仍在不斷提高,現(xiàn)場可編程技術(shù)的應(yīng)用更加廣泛,EDA技術(shù)日益成熟和完善。數(shù)字電子技術(shù)及其應(yīng)用已經(jīng)成為一個(gè)十分浩瀚的領(lǐng)域。因此,明確本門課程的性質(zhì)和任務(wù),以及哪些是通過這門課程的學(xué)習(xí)必須掌握的最基本的內(nèi)容,就顯得十分重要了。
教育部電子信息與電氣信息學(xué)科基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)于2004年重新修訂了數(shù)字電子技術(shù)基礎(chǔ)課程的教學(xué)基本要求。其中再次強(qiáng)調(diào)了本課程是“入門性質(zhì)的技術(shù)基礎(chǔ)課”,它的任務(wù)在于“使學(xué)生獲得數(shù)字電子技術(shù)方面的基本知識、基本理論和基本技能,為深入學(xué)習(xí)數(shù)字電子技術(shù)及其在專業(yè)中的應(yīng)用打下基礎(chǔ)”。這就是說,開設(shè)這門課程的目的在于把學(xué)生“領(lǐng)進(jìn)門”,教給他們在今后繼續(xù)深入學(xué)習(xí)和應(yīng)用數(shù)字電子技術(shù)時(shí)所必備的基本知識和技能。不要求,也不可能通過這門課程的學(xué)習(xí)就能使學(xué)生具備解決后續(xù)課程甚至以后工作中可能遇到的所有數(shù)字電子技術(shù)問題的能力。
對于任何一種需要實(shí)現(xiàn)的邏輯功能都可以設(shè)計(jì)出一種相應(yīng)的邏輯電路。從這個(gè)意義上講,數(shù)字電路的種類是不可勝數(shù)的。我們不可能,也不必要對所有的應(yīng)用電路逐一介紹。只要學(xué)會(huì)分析、設(shè)計(jì)數(shù)字邏輯電路的一般方法,就可以根據(jù)提出的任何一種需要實(shí)現(xiàn)的邏輯功能設(shè)計(jì)出滿足要求的邏輯電路,也能分析出任何一種給定邏輯電路所具有的邏輯功能。因此,組合邏輯電路和時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法乃是數(shù)字電子技術(shù)基礎(chǔ)課程的核心內(nèi)容。為了學(xué)習(xí)邏輯電路的分析方法和設(shè)計(jì)方法,還必須掌握邏輯代數(shù)的基礎(chǔ)知識和所用半導(dǎo)體器件的電氣特性。因此,在“基本要求”的理論教學(xué)部分當(dāng)中,仍然將半導(dǎo)體數(shù)字集成電路(包括門電路、觸發(fā)器、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件)的工作原理和特性、數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)、組合邏輯電路和時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法列為最基本的教學(xué)內(nèi)容。這些內(nèi)容也就是本書的重點(diǎn)章節(jié)。此外,考慮到在數(shù)字電路的許多應(yīng)用場合都會(huì)遇到模擬電路和數(shù)字電路的接口,而且工作時(shí)離不開脈沖源等定時(shí)電路,所以在本課程的理論教學(xué)內(nèi)容中還包括了A/D與D/A轉(zhuǎn)換和脈沖波形的產(chǎn)生與整形這兩部分內(nèi)容。
對于使用者而言,硬件描述語言和EDA軟件如同所有的計(jì)算機(jī)編程語言和應(yīng)用軟件一樣,只有通過后續(xù)課程的學(xué)習(xí)或者自學(xué),并在實(shí)際使用中反復(fù)練習(xí),才能熟悉這兩種工具的用法。而且,必須以掌握上面所說的基本內(nèi)容為前提。因此,在“基本要求”的理論教學(xué)內(nèi)容中,只要求對這兩部分內(nèi)容有所“了解”,不作為理論教學(xué)的重要內(nèi)容。本書在講述邏輯函數(shù)的化簡和變換過程中,引入了使用仿真軟件Multisim 7化簡復(fù)雜邏輯函數(shù)的內(nèi)容,意在使讀者體會(huì)到合理地使用EDA工具可以大大減輕化簡的工作量,到達(dá)引導(dǎo)入門的目的。在可編程邏輯器件一章中,結(jié)合可編程邏輯器件的編程對硬件描述語言作了非常簡單的介紹。如果需要進(jìn)一步學(xué)習(xí)和應(yīng)用這兩部分內(nèi)容,可參考專門介紹這些內(nèi)容的書籍和資料。
教材不同于技術(shù)文件,它必須符合教學(xué)適用性的要求。由于“國標(biāo)”規(guī)定的圖形邏輯符號過于復(fù)雜,不便于在教學(xué)過程中使用,所以書中采用了目前國際上流行的圖形邏輯符號,即基本邏輯運(yùn)算(與、或、非、異或)采用特定外形的圖形邏輯符號,中、大規(guī)模集成電路采用邏輯框圖。這種圖形符號簡單而直觀,易學(xué)、易記,無須專門花費(fèi)時(shí)間講解,比較適合在教學(xué)過程中使用。正是由于這個(gè)原因,多數(shù)國外的教材、期刊、技術(shù)資料和EDA軟件一直沿用著這種圖形符號。了解這種圖形符號也便于讀者閱讀和使用國外教材和技術(shù)資料。可以相信,在學(xué)習(xí)了本書的基本內(nèi)容以后,讀者完全有能力通過閱讀有關(guān)的“國標(biāo)”文件,了解“國標(biāo)”圖形符號的各種規(guī)定和使用方法。
本書的第1~6、8、9章及附錄由閻石執(zhí)筆編寫,第7、10章由王紅執(zhí)筆編寫。閻石任主編,負(fù)責(zé)全書的定稿。編寫過程中得到了清華大學(xué)出版社王一玲的多方協(xié)助,謹(jǐn)向她致以誠摯的謝意。
借本書出版的機(jī)會(huì),向一貫關(guān)心和支持我們教材編寫工作的老師和同學(xué)們表示衷心的感謝,并懇請對這本教程給予批評和指正。
作者
2007年6月
緒論第1章數(shù)制和碼制
1.1數(shù)制
1.1.1幾種常見的數(shù)制
1.1.2不同數(shù)制間的轉(zhuǎn)換
1.2編碼
1.2.1十進(jìn)制代碼
1.2.2格雷碼
1.2.3美國信息交換標(biāo)準(zhǔn)代碼
1.3二進(jìn)制算術(shù)運(yùn)算
1.3.1兩數(shù)絕對值之間的運(yùn)算
1.3.2數(shù)字電路中正負(fù)數(shù)的表示法及補(bǔ)碼運(yùn)算
本章小結(jié)
習(xí)題
第2章邏輯代數(shù)及其應(yīng)用
2.1邏輯代數(shù)的基本公式和導(dǎo)出公式
2.1.1邏輯代數(shù)的三種基本運(yùn)算
2.1.2基本公式和若干導(dǎo)出公式
2.2代入定理及其應(yīng)用
2.3邏輯函數(shù)及其描述方法
2.3.1用真值表描述邏輯函數(shù)
2.3.2用邏輯函數(shù)式描述邏輯函數(shù)
2.3.3用邏輯圖描述邏輯函數(shù)
2.3.4用波形圖描述邏輯函數(shù)
2.3.5用卡諾圖描述邏輯函數(shù)
2.3.6用硬件描述語言描述邏輯函數(shù)
2.3.7邏輯函數(shù)描述方法間的轉(zhuǎn)換
2.4邏輯函數(shù)的化簡方法
2.4.1公式化簡法
2.4.2卡諾圖化簡法
*2.4.3奎恩麥克拉斯基化簡法(QM法)
2.5具有無關(guān)項(xiàng)的邏輯函數(shù)及其簡化
2.5.1任意項(xiàng)、約束項(xiàng)和邏輯函數(shù)式中的無關(guān)項(xiàng)
2.5.2具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡
2.6邏輯函數(shù)式形式的變換
*2.7用Multisim 7進(jìn)行邏輯函數(shù)的化簡和變換
本章小結(jié)
習(xí)題
第3章邏輯門
3.1MOS管的開關(guān)特性
3.2CMOS門電路
3.2.1CMOS反相器和傳輸門
3.2.2CMOS與非門、或非門和異或門
3.2.3三態(tài)輸出和漏極開路輸出的CMOS門電路
3.2.4CMOS電路的靜電防護(hù)和鎖定效應(yīng)
3.2.5CMOS門電路的電氣特性和參數(shù)
3.3雙極型半導(dǎo)體二極管和三極管的開關(guān)特性
3.3.1雙極型二極管的開關(guān)特性和二極管門電路
3.3.2雙極型三極管的開關(guān)特性
3.4TTL門電路
3.4.1TTL反相器
3.4.2TTL與非門、或非門、與或非門和異或門
3.4.3三態(tài)輸出和集電極開路輸出的TTL門電路
3.4.4TTL門電路的電氣特性和參數(shù)
*3.5ECL電路
*3.6BiCMOS門電路
本章小結(jié)
習(xí)題
第4章組合邏輯電路
4.1組合邏輯電路的特點(diǎn)和分析方法
4.1.1組合邏輯電路的特點(diǎn)和邏輯功能的描述
4.1.2組合邏輯電路的分析方法
4.2常用的組合邏輯電路
4.2.1譯碼器
4.2.2編碼器
4.2.3數(shù)據(jù)選擇器
4.2.4加法器
4.2.5數(shù)值比較器
4.3組合邏輯電路的設(shè)計(jì)方法
4.3.1簡單電路的設(shè)計(jì)
4.3.2復(fù)雜電路的設(shè)計(jì)
4.4組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象
本章小結(jié)
習(xí)題
第5章觸發(fā)器
5.1SR鎖存器
5.2時(shí)鐘電平觸發(fā)的觸發(fā)器
5.3時(shí)鐘脈沖觸發(fā)的觸發(fā)器
5.4時(shí)鐘邊沿觸發(fā)的觸發(fā)器
5.5觸發(fā)器邏輯功能的分類及邏輯功能的描述
本章小結(jié)
習(xí)題
第6章時(shí)序邏輯電路
6.1時(shí)序邏輯電路的特點(diǎn)和邏輯功能的描述
6.2時(shí)序邏輯電路的分析方法
6.3常用的時(shí)序邏輯電路
6.3.1寄存器
6.3.2移位寄存器
6.3.3計(jì)數(shù)器
6.4同步時(shí)序邏輯電路的設(shè)計(jì)方法
6.4.1簡單同步時(shí)序邏輯電路的設(shè)計(jì)
6.4.2復(fù)雜時(shí)序邏輯電路的設(shè)計(jì)
6.5時(shí)序邏輯電路中的競爭冒險(xiǎn)現(xiàn)象
本章小結(jié)
習(xí)題
第7章半導(dǎo)體存儲(chǔ)器
7.1半導(dǎo)體存儲(chǔ)器概述
7.2只讀存儲(chǔ)器(ROM)
7.2.1掩模ROM
7.2.2可編程ROM
7.2.3可擦除的可編程ROM
7.2.4利用ROM實(shí)現(xiàn)組合邏輯函數(shù)
7.3隨機(jī)存取存儲(chǔ)器(RAM)
7.3.1RAM的基本結(jié)構(gòu)與工作原理
7.3.2存儲(chǔ)單元
7.4存儲(chǔ)器的擴(kuò)展
7.4.1位擴(kuò)展
7.4.2字?jǐn)U展
本章小結(jié)
習(xí)題
第8章可編程邏輯器件
8.1可編程邏輯器件的基本特點(diǎn)
8.2可編程邏輯陣列(PLA)
8.3可編程陣列邏輯(PAL)
8.3.1PAL的基本結(jié)構(gòu)形式
8.3.2PAL的各種輸出電路結(jié)構(gòu)
8.4通用陣列邏輯(GAL)
8.5復(fù)雜可編程邏輯器件(CPLD)
8.6現(xiàn)場可編程門陣列(FPGA)
8.7PLD的編程及硬件描述語言
本章小結(jié)
習(xí)題
第9章脈沖波形的產(chǎn)生和整形
9.1矩形脈沖的特性參數(shù)
9.2施密特觸發(fā)電路
9.2.1施密特觸發(fā)電路的工作原理
9.2.2施密特觸發(fā)電路的應(yīng)用
9.3單穩(wěn)態(tài)電路
9.4多諧振蕩電路
9.4.1對稱式和非對稱式多諧振蕩電路
9.4.2環(huán)形振蕩電路
9.4.3利用施密特觸發(fā)電路構(gòu)成的多諧振蕩電路
9.5555定時(shí)器
9.5.1555定時(shí)器的電路結(jié)構(gòu)和工作原理
9.5.2用555定時(shí)器接成施密特觸發(fā)電路
9.5.3用555定時(shí)器接成多諧振蕩電路
9.5.4用555定時(shí)器接成單穩(wěn)態(tài)電路
本章小結(jié)
習(xí)題
第10章數(shù)模和模數(shù)轉(zhuǎn)換
10.1概述
10.2D/A轉(zhuǎn)換器
10.2.1權(quán)電阻網(wǎng)絡(luò)型D/A轉(zhuǎn)換器
10.2.2倒T形電阻網(wǎng)絡(luò)型D/A轉(zhuǎn)換器
10.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
10.3A/D轉(zhuǎn)換器
10.3.1A/D轉(zhuǎn)換的一般步驟
10.3.2采樣保持電路
10.3.3逐次漸近型A/D轉(zhuǎn)換器
10.3.4雙積分型A/D轉(zhuǎn)換器
10.3.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
本章小結(jié)
習(xí)題
附錄一《GB/T 4728.12—1996電氣簡圖用圖形符號二進(jìn)制邏輯元件》簡介
附錄二基本邏輯單元圖形符號對照表
附頁1PAL16L8的邏輯圖277
附頁2PAL16R4的邏輯圖參考文獻(xiàn)