前言
第1章　數(shù)字電路概述
　1.1　數(shù)字信號與模擬信號　
　1.2　數(shù)字信號的表示方法
　1.3　數(shù)字電路的基本功能及其應(yīng)用
　1.4　電路測試和故障排除
　 1.4.1 電路測試及故障排除的儀器設(shè)備
　 1.4.2　故障排除
　1.5　數(shù)字電路EDA仿真分析與設(shè)計
　本章小結(jié)
第2章　邏輯代數(shù)及其化簡
　2.1　計數(shù)制與編碼
　 2.1.1 常用計數(shù)制及其轉(zhuǎn)換
　 2.1.2　編碼
　2.2　邏輯代數(shù)基礎(chǔ) 前言
第1章　數(shù)字電路概述
　1.1　數(shù)字信號與模擬信號　
　1.2　數(shù)字信號的表示方法
　1.3　數(shù)字電路的基本功能及其應(yīng)用
　1.4　電路測試和故障排除
　 1.4.1 電路測試及故障排除的儀器設(shè)備
　 1.4.2　故障排除
　1.5　數(shù)字電路EDA仿真分析與設(shè)計
　本章小結(jié)
第2章　邏輯代數(shù)及其化簡
　2.1　計數(shù)制與編碼
　 2.1.1 常用計數(shù)制及其轉(zhuǎn)換
　 2.1.2　編碼
　2.2　邏輯代數(shù)基礎(chǔ)
　 2.2.1 邏輯代數(shù)的基本運算和復(fù)合運算
　 2.2.2　邏輯代數(shù)的基本公式和常用公式
　 2.2.3　邏輯代數(shù)的基本規(guī)則
　2.3　邏輯函數(shù)常用的描述方法及相互間的轉(zhuǎn)換
　 2.3.1　邏輯函數(shù)常用的描述方法
　 2.3.2　不同描述方法之間的轉(zhuǎn)換
　 2.3.3　邏輯函數(shù)的建立及其描述方法
　2.4　邏輯函數(shù)的簡化
　 2.4.1　邏輯函數(shù)的最簡形式
　 2.4.2　邏輯函數(shù)的公式化簡
　 2.4.3　邏輯函數(shù)的卡諾圖化簡
　2.5　具有無關(guān)項邏輯函數(shù)的化簡
　2.6　用Multisim 2001進行邏輯函數(shù)的化簡與變換
　本章小結(jié)
　習(xí)題
第3章　集成邏輯門電路
　3.1 概述
　3.2　半導(dǎo)體二極管門電路
　 3.2.1　正邏輯與負邏輯
　 3.2.2　半導(dǎo)體二極管的開關(guān)特性
　 3.2.3　二極管與門電路
　 3.2.4　二極管或門電路
　3.3　TTL集成門電路
　 3.3.1 雙極型晶體管的開關(guān)特性
　 3.3.2　TTL與非門的電路結(jié)構(gòu)和工作原理
　 3.3.3　TTL與非門的靜態(tài)特征
　 3.3.4　TTL與非門的動態(tài)特性
　 3.3.5　集電極開路門和三態(tài)門
　3.4　CMOS門電路
　 3.4.1　MOS管的開關(guān)特性
　 3.4.2　CMOS反相器的電路結(jié)構(gòu)及工作原理
　 3.4.3　CMOS反相器的傳輸特性
　 3.4.4　CMOS與非門及或非門
　 3.4.5　CMOS傳輸門和雙向模擬開關(guān)
　 3.4.6　CMOS漏極開路門
　 3.4.7　CMOS三態(tài)門
　 3.4.8　CMOS門電路的構(gòu)成規(guī)律與使用時的注意事項
　3.5　各類邏輯門的性能比較
　 3.5.1　集成邏輯門系列簡介
　 3.5.2　TTL邏輯電路與CMOS邏輯電路比較
　 3.5.3　數(shù)字集成電路的品種類型
　本章小結(jié)
　習(xí)題
第4章　組合邏輯電路
　4.1 概述
　4.2　組合邏輯電路的分析
　 4.2.1　組合電路分析的一般步驟
　 4.2.2　常用組合電路及其分析
　4.3　組合邏輯電路的設(shè)計
　 4.3.1 概述
　 4.3.2　用SSl設(shè)計組合電路
　 4.3.3　常用組合電路及其設(shè)計
　 4.3.4　用MSl實現(xiàn)組合電路的設(shè)計
　4.4　組合邏輯電路中的競爭和冒險
　 4.4.1 競爭和冒險產(chǎn)生的原因
　　……
第5章　觸發(fā)器
第6章　時序邏輯電路
第7章　脈沖波形的產(chǎn)生與整形
第8章　半導(dǎo)體儲存器宇可編程邏輯器件
第9章　A/D與D/A轉(zhuǎn)換器
第10章 數(shù)字系統(tǒng)的設(shè)計
附錄
參考文獻