目錄



第1章緒論

1.1概述

1.1.1數(shù)字量與邏輯量

1.1.2數(shù)字信號(hào)與數(shù)字電子技術(shù)

1.1.3學(xué)習(xí)數(shù)字電子技術(shù)的方法

1.2數(shù)制與碼制

1.2.1常見(jiàn)數(shù)制

1.2.2數(shù)制間的轉(zhuǎn)換

1.2.3碼制

1.3固定位數(shù)二進(jìn)制數(shù)的算術(shù)運(yùn)算

1.3.1二進(jìn)制數(shù)的算術(shù)運(yùn)算

1.3.2固定位數(shù)二進(jìn)制數(shù)的表示方法及其運(yùn)算

1.3.3固定位數(shù)二進(jìn)制數(shù)用加法實(shí)現(xiàn)減法的原理及方法

習(xí)題

第2章邏輯運(yùn)算基礎(chǔ)

2.1常見(jiàn)邏輯運(yùn)算

2.1.13種基本邏輯運(yùn)算

2.1.2導(dǎo)出邏輯運(yùn)算

2.2邏輯運(yùn)算中的基本公式與常用公式

2.2.1邏輯運(yùn)算公理

2.2.2基本公式

2.2.3其他常用公式

2.3邏輯函數(shù)基礎(chǔ)

2.3.1什么是邏輯函數(shù)




標(biāo)有星號(hào)（*）的小節(jié)屬于非必修內(nèi)容，可以選講或選修。


2.3.2邏輯抽象

2.3.3邏輯函數(shù)運(yùn)算的3個(gè)規(guī)則

2.3.4邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式

2.4邏輯函數(shù)的表達(dá)式簡(jiǎn)化與變換

2.4.1邏輯函數(shù)的最簡(jiǎn)表達(dá)式

2.4.2邏輯函數(shù)表達(dá)式的公式法化簡(jiǎn)

*2.4.3復(fù)雜邏輯函數(shù)化簡(jiǎn)方法探索

2.4.4邏輯函數(shù)的表達(dá)式變換

2.5邏輯函數(shù)的卡諾圖化簡(jiǎn)法

2.5.1邏輯函數(shù)的卡諾圖表示法

2.5.2利用卡諾圖合并最小項(xiàng)的規(guī)則

2.5.3利用卡諾圖化簡(jiǎn)邏輯函數(shù)

2.5.4利用無(wú)關(guān)項(xiàng)化簡(jiǎn)邏輯函數(shù)

習(xí)題

第3章邏輯運(yùn)算的電路實(shí)現(xiàn)

3.1利用晶體管構(gòu)成基本邏輯運(yùn)算電路

3.1.1二極管的開(kāi)關(guān)特性及其門(mén)電路構(gòu)成特點(diǎn)

3.1.2三極管的開(kāi)關(guān)特性及其非門(mén)電路

3.2TTL集成邏輯門(mén)電路

3.2.1TTL與非門(mén)電路的組成特點(diǎn)

3.2.2TTL與非門(mén)電路的輸入輸出特性

3.2.3其他邏輯功能的TTL門(mén)電路

3.2.4其他輸出結(jié)構(gòu)的TTL與非門(mén)

3.2.5TTL數(shù)字集成電路的各種系列

*3.2.6ECL集成電路簡(jiǎn)介

3.3利用MOS管構(gòu)成邏輯門(mén)電路

3.3.1MOS管的開(kāi)關(guān)特性

3.3.2常用CMOS門(mén)電路構(gòu)成特點(diǎn)

3.3.3用CMOS傳輸門(mén)和反相器構(gòu)成邏輯電路

3.4CMOS集成邏輯門(mén)電路

3.4.1集成CMOS反相器的電路特點(diǎn)

3.4.2CMOS集成電路的正確使用

3.4.3CMOS集成電路與TTL電路的混合使用

3.4.4CMOS數(shù)字集成電路的各種系列

3.5利用硬件描述語(yǔ)言描述常用邏輯運(yùn)算

3.5.1硬件描述語(yǔ)言簡(jiǎn)介

3.5.2Verilog HDL語(yǔ)言的基本結(jié)構(gòu)

3.5.3利用Verilog HDL描述常用邏輯運(yùn)算

習(xí)題

第4章組合邏輯電路

4.1概述

4.2組合邏輯電路的分析和設(shè)計(jì)

4.2.1組合邏輯電路的分析

*4.2.2利用Quartus Ⅱ分析組合邏輯電路

4.2.3用小規(guī)模器件實(shí)現(xiàn)組合邏輯電路(SSI設(shè)計(jì))

4.3常見(jiàn)組合邏輯電路的邏輯特點(diǎn)及其應(yīng)用

4.3.1編碼器

4.3.2譯碼器

4.3.3加法器

4.3.4數(shù)據(jù)選擇器

4.3.5數(shù)值比較器

4.4利用中規(guī)模器件實(shí)現(xiàn)組合邏輯電路(MSI設(shè)計(jì))

4.4.1用譯碼器實(shí)現(xiàn)組合邏輯電路

4.4.2用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路

4.5組合邏輯電路中的競(jìng)爭(zhēng)�裁半U(xiǎn)現(xiàn)象

4.5.1競(jìng)爭(zhēng)�裁半U(xiǎn)的含義

4.5.2檢查競(jìng)爭(zhēng)�裁半U(xiǎn)現(xiàn)象的方法

4.5.3消除競(jìng)爭(zhēng)�裁半U(xiǎn)現(xiàn)象的方法

習(xí)題

第5章觸發(fā)器

5.1什么是觸發(fā)器

5.2基本RS觸發(fā)器的邏輯功能描述

5.3常見(jiàn)觸發(fā)器的邏輯功能

5.4觸發(fā)器的動(dòng)作特點(diǎn)

5.4.1動(dòng)作特點(diǎn)的引入

5.4.2同步結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn)

5.4.3主從結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn)

5.4.4邊沿觸發(fā)器的動(dòng)作特點(diǎn)

5.4.5觸發(fā)器的動(dòng)作特點(diǎn)總結(jié)

*5.4.6維持阻塞結(jié)構(gòu)觸發(fā)器的動(dòng)態(tài)特性

習(xí)題

第6章時(shí)序邏輯電路

6.1概述

6.1.1什么是時(shí)序邏輯電路

6.1.2時(shí)序邏輯電路的常見(jiàn)描述方法

6.1.3時(shí)序邏輯電路的種類(lèi)

6.2時(shí)序邏輯電路的分析

6.2.1同步時(shí)序電路的分析方法

*6.2.2異步時(shí)序電路的分析方法

6.3寄存器

6.3.1寄存器

6.3.2移位寄存器的電路特點(diǎn)及邏輯功能

6.3.3集成移位寄存器的邏輯功能

6.3.4移位寄存器的應(yīng)用

6.4計(jì)數(shù)器

6.4.1計(jì)數(shù)器的含義及種類(lèi)

6.4.2同步計(jì)數(shù)器的電路構(gòu)成特點(diǎn)

6.4.3常用中規(guī)模集成同步計(jì)數(shù)器

6.4.4異步計(jì)數(shù)器的電路構(gòu)成特點(diǎn)

6.4.5集成異步計(jì)數(shù)器

6.4.6利用集成同步計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器

6.4.7利用計(jì)數(shù)器的級(jí)聯(lián)獲得大容量N進(jìn)制計(jì)數(shù)器

6.4.8移位寄存器型計(jì)數(shù)器

6.5時(shí)序邏輯電路的設(shè)計(jì)

*6.5.1用小規(guī)模集成電路設(shè)計(jì)同步時(shí)序邏輯電路

6.5.2用中規(guī)模時(shí)序電路芯片實(shí)現(xiàn)實(shí)際邏輯問(wèn)題的方法

習(xí)題

第7章半導(dǎo)體存儲(chǔ)器

7.1概述

7.1.1存儲(chǔ)器的電路結(jié)構(gòu)及主要參數(shù)

7.1.2存儲(chǔ)器的種類(lèi)

7.2隨機(jī)存取存儲(chǔ)器

7.2.1SRAM存儲(chǔ)原理

7.2.2DRAM電路特點(diǎn)

7.2.3RAM芯片實(shí)例

7.3只讀存儲(chǔ)器

7.3.1固定ROM

7.3.2ROM的寫(xiě)入

7.3.3ROM集成芯片實(shí)例

7.4存儲(chǔ)器的擴(kuò)展

7.5用ROM實(shí)現(xiàn)組合邏輯電路

習(xí)題

第8章模/數(shù)轉(zhuǎn)換器與數(shù)/模轉(zhuǎn)換器

8.1概述

8.2數(shù)/模轉(zhuǎn)換器

8.2.1數(shù)/模轉(zhuǎn)換器的基本原理

8.2.2權(quán)電阻網(wǎng)絡(luò)數(shù)/模轉(zhuǎn)換器

8.2.3倒T形電阻網(wǎng)絡(luò)數(shù)/模轉(zhuǎn)換器

8.2.4其他常用數(shù)/模轉(zhuǎn)換器

8.2.5數(shù)/模轉(zhuǎn)換器芯片實(shí)例及其典型電路

8.3模/數(shù)轉(zhuǎn)換器

8.3.1模/數(shù)轉(zhuǎn)換器的基本原理

8.3.2逐次逼近型模/數(shù)轉(zhuǎn)換器

8.3.3其他常用模/數(shù)轉(zhuǎn)換器

8.3.4模/數(shù)轉(zhuǎn)換器的實(shí)例

8.3.5模/數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度

習(xí)題

第9章脈沖單元電路

9.1概述

9.2施密特觸發(fā)器

9.2.1什么是施密特觸發(fā)器

9.2.2用門(mén)電路組成的施密特觸發(fā)器

9.2.3集成施密特觸發(fā)器

9.2.4施密特觸發(fā)器的應(yīng)用

9.3單穩(wěn)態(tài)觸發(fā)器

9.3.1用門(mén)電路組成的單穩(wěn)態(tài)觸發(fā)器

9.3.2集成單穩(wěn)態(tài)觸發(fā)器

9.4多諧振蕩器

9.4.1用門(mén)電路構(gòu)成多諧振蕩器

9.4.2用施密特觸發(fā)器構(gòu)成多諧振蕩器

9.4.3石英晶體多諧振蕩器

9.5555定時(shí)器

9.5.1555定時(shí)器的邏輯功能

9.5.2將555定時(shí)器接成施密特觸發(fā)器

9.5.3將555定時(shí)器接成單穩(wěn)態(tài)觸發(fā)器

9.5.4將555定時(shí)器接成多諧振蕩器

9.5.5應(yīng)用實(shí)例

習(xí)題

第10章利用硬件描述語(yǔ)言描述數(shù)字邏輯電路

10.1可編程邏輯器件

10.1.1什么是可編程邏輯器件

10.1.2早期的PLD器件

10.2利用Verilog HDL描述組合邏輯電路

10.2.1利用Verilog HDL的行為描述方法描述組合邏輯電路

10.2.2利用Verilog HDL的門(mén)級(jí)結(jié)構(gòu)描述方法描述組合邏輯電路

10.3利用Verilog HDL描述時(shí)序邏輯電路

10.3.1利用Verilog HDL描述觸發(fā)器

10.3.2利用Verilog HDL描述時(shí)序邏輯電路

習(xí)題

附錄A本書(shū)中使用的電路符號(hào)

附錄B本書(shū)中介紹的芯片

附錄CQuartus Ⅱ中例3.5.1的仿真實(shí)現(xiàn)方法

附錄D本書(shū)仿真包的使用說(shuō)明

附錄E利用本書(shū)資源實(shí)施翻轉(zhuǎn)課堂教學(xué)的建議方法

附錄F部分習(xí)題答案

參考文獻(xiàn)