第1章 緒論 1 1.1 全國大學(xué)生電子設(shè)計競賽的目的和意義 1 1.2 競賽的命題原則與要求 1 1.3 競賽題涉及的知識面與知識點 3 1.4 出題趨勢 4 第2章 電子設(shè)計競賽制作基礎(chǔ)訓(xùn)練 5 2.1　常用電子電路元器件的識別與主要性能參數(shù) 5 2.1.1　電阻器的簡單識別與型號命名法 5 2.1.2　電容器的簡單識別與型號命名法 10 2.1.3　電感器的簡單識別與型號命名法 15 2.1.4　半導(dǎo)體器件的簡單識別與型號命名法 16 2.1.5　半導(dǎo)體集成電路型號命名法 22 2.2　裝配工具及使用方法 25 2.2.1　裝配工具 25 2.2.2　焊接材料 26 2.2.3　焊接工藝和方法 27 2.3 印制電路板的設(shè)計與制作 31 2.3.1 印制電路板設(shè)計 31 2.3.2 電路板簡介 32 2.3.3 使用Create-SEM高精度電路板制作儀制板 34 第3章 基本單元電路的設(shè)計與制作 40 3.1 集成直流穩(wěn)壓電源 40 3.1.1 直流穩(wěn)壓電源的基本原理 40 3.1.2 三端固定式正壓穩(wěn)壓器 41 3.1.3 三端固定式負(fù)壓穩(wěn)壓器 42 3.1.4 三端可調(diào)式穩(wěn)壓器 42 3.1.5 正、負(fù)輸出穩(wěn)壓電源 43 3.1.6 斬波調(diào)壓電源電路 44 3.2 運(yùn)算放大器電路 46 3.2.1 運(yùn)算放大器的基本特性 46 3.2.2 基本運(yùn)算放大器應(yīng)用電路 48 3.2.3 測量放大電路 50 3.3 信號產(chǎn)生電路 52 3.3.1 分立模擬電路構(gòu)成矩形波產(chǎn)生電路 52 3.3.2 正弦波產(chǎn)生電路 53 3.3.3 三角波產(chǎn)生電路 54 3.3.4 多種信號產(chǎn)生電路 54 3.4 信號處理電路 55 3.4.1 有源濾波電路 55 3.4.2 電壓-頻率、頻率-電壓變換電路 56 3.4.3 電流-電壓變換電路 58 3.5 聲音報警電路 58 3.5.1 采用分立元件制作的聲音報警電路 58 3.5.2 與單片機(jī)接口的聲音報警電路與程序 59 3.5.3 與可編程邏輯器件接口的聲音報警電路和程序 60 3.6 傳感器及其應(yīng)用電路 61 3.6.1 傳感器種類介紹 61 3.6.2 霍爾傳感器與應(yīng)用電路 61 3.6.3 金屬傳感器與應(yīng)用電路 63 3.6.4 溫度傳感器與應(yīng)用電路 65 3.6.5 光電傳感器與應(yīng)用電路 70 3.6.6 超聲波傳感器與應(yīng)用電路 72 第4章 單片機(jī)系統(tǒng)的設(shè)計與制作 78 4.1 單片機(jī)系統(tǒng)的設(shè)計與制作 78 4.1.1 單片機(jī)系統(tǒng)硬件設(shè)計 78 4.1.2 單片機(jī)系統(tǒng)時鐘電路和復(fù)位電路簡介 79 4.2 人機(jī)接口技術(shù) 83 4.2.1 A/D采樣鍵盤電路及其程序設(shè)計 83 4.2.2 矩陣式4×4鍵盤電路及其程序設(shè)計 85 4.2.3 專用按鍵顯示芯片電路及其程序設(shè)計 87 4.2.4 漢字液晶接口電路及程序設(shè)計 95 4.3 模數(shù)、數(shù)模轉(zhuǎn)換電路及其程序設(shè)計 105 4.3.1 STC12C5A60S2單片機(jī)內(nèi)部的10位ADC簡介及其程序設(shè)計 105 4.3.2 串行模數(shù)轉(zhuǎn)換電路及其程序設(shè)計 108 4.3.3 串行數(shù)模轉(zhuǎn)換電路及其程序設(shè)計 110 4.4 片外存儲器擴(kuò)展 114 4.4.1 片外靜態(tài)RAM擴(kuò)展電路及其程序設(shè)計 114 4.4.2 單片機(jī)STC12C5A60S2內(nèi)部E2PROM程序設(shè)計 116 4.4.3 片外串行E2PROM擴(kuò)展電路及程序設(shè)計 120 4.5 單片機(jī)系統(tǒng)與FPGA接口電路及其程序設(shè)計 129 4.6 單片機(jī)系統(tǒng)故障分析與處理 132 第5章 可編程邏輯器件系統(tǒng)的設(shè)計與制作 134 5.1 FPGA的發(fā)展與基本概念 134 5.1.1 FPGA發(fā)展簡史 134 5.1.2 FPGA的基礎(chǔ)概念 136 5.1.3 FPGA與嵌入式系統(tǒng) 138 5.2 FPGA開發(fā)系統(tǒng)結(jié)構(gòu) 140 5.2.1 基于FPGA開發(fā)的優(yōu)勢 140 5.2.2 FPGA最小系統(tǒng)的核心電路 140 5.2.3 FPGA最小系統(tǒng)的外圍擴(kuò)展電路 142 5.2.4 FPGA調(diào)試及下載電路 142 5.3 Verilog HDL基礎(chǔ) 143 5.3.1 硬件描述語言概述 143 5.3.2 Verilog HDL基本語法 143 5.3.3 組合邏輯電路的HDL建模 147 5.3.4 鎖存器與觸發(fā)器的HDL建模 152 5.3.5 時序邏輯電路的HDL建模 156 5.3.6 復(fù)雜有限狀態(tài)機(jī)的HDL建模 158 5.4 基于Vivado的FPGA開發(fā) 160 5.4.1 Vivado簡介 160 5.4.2 使用Vivado構(gòu)建一個最簡單的“3-8譯碼器” 160 5.4.3 使用Vivado驅(qū)動動態(tài)數(shù)碼管掃描 169 5.4.4 使用Vivado構(gòu)建復(fù)雜有限狀態(tài)機(jī) 171 5.4.5 使用Vivado燒錄FPGA的配置Flash 175 第6章 電子設(shè)計競賽作品設(shè)計與制作的方法和步驟 178 6.1 電子設(shè)計競賽作品設(shè)計與制作的步驟 178 6.1.1 現(xiàn)代電子系統(tǒng)的設(shè)計方法 178 6.1.2 EDA技術(shù) 180 6.2 電子設(shè)計競賽作品的設(shè)計與制作方法 182 6.2.1 題目選擇 182 6.2.2 題目分析 183 6.2.3 系統(tǒng)方案論證 184 6.2.4 電子設(shè)計競賽作品設(shè)計與制作的全過程 185 6.2.5 子系統(tǒng)的設(shè)計與制作步驟 185 6.2.6 仿真模擬 188 6.2.7 PCB繪圖及制板 189 6.2.8 裝配、調(diào)試與測試 190 6.2.9 電子設(shè)計競賽總結(jié)報告寫作 190 第7章 全國大學(xué)生電子設(shè)計競賽綜合測評 192 7.1 2011年全國大學(xué)生電子設(shè)計競賽綜合測評 —集成運(yùn)算放大器的應(yīng)用 192 7.1.1 任務(wù)與要求 192 7.1.2 LM324集成運(yùn)算放大器簡介 193 7.1.3 單元電路設(shè)計 193 7.2 2013年全國大學(xué)生電子設(shè)計競賽綜合測評 —波形生成器 196 7.2.1 任務(wù)與要求 196 7.2.2 555集成芯片介紹 197 7.2.3 單元電路設(shè)計 198 7.3 2015年全國大學(xué)生電子設(shè)計競賽綜合測評 —多種波形產(chǎn)生電路 201 7.3.1 任務(wù)與要求 201 7.3.2 74LS74集成芯片介紹 202 7.3.3 單元電路設(shè)計 203 7.4 2017年全國大學(xué)生電子設(shè)計競賽綜合測評 —復(fù)合信號生成器 206 7.4.1 任務(wù)與要求 206 7.4.2 READ2302G集成芯片介紹 207 7.4.3 單元電路設(shè)計 208 參考文獻(xiàn) 211