數(shù)字電子技術(shù)基礎(chǔ) 第4版
定 價(jià)：59.8 元
叢書(shū)名：“十三五”國(guó)家重點(diǎn)出版物出版規(guī)劃項(xiàng)目 普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材
- 作者：王美玲
- 出版時(shí)間：2021/9/1
- ISBN：9787111686538
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類(lèi)：TN79
- 頁(yè)碼：
- 紙張：膠版紙
- 版次：
- 開(kāi)本：16開(kāi)
數(shù)字電子技術(shù)是本科生的“技術(shù)”基礎(chǔ)課，其目的是通過(guò)對(duì)該課程的學(xué)習(xí)，培養(yǎng)學(xué)生分析和解決數(shù)字電路及數(shù)字系統(tǒng)相關(guān)問(wèn)題的能力，提高創(chuàng)新意識(shí)。通過(guò)對(duì)常用電子器件、數(shù)字電路及其系統(tǒng)的分析和設(shè)計(jì)的學(xué)習(xí)，學(xué)生建立工程與實(shí)踐的觀點(diǎn)，理論聯(lián)系實(shí)際，掌握電子技術(shù)方面的基本理論、基本概念、基本分析方法和基本技能，提高動(dòng)手能力，為電子技術(shù)在專(zhuān)業(yè)課中的應(yīng)用以及后續(xù)深入學(xué)習(xí)該領(lǐng)域的知識(shí)打好基礎(chǔ)。
本書(shū)適用于高等工科院校信息專(zhuān)業(yè)及相關(guān)專(zhuān)業(yè)的學(xué)生，同時(shí)也可供電子技術(shù)方面的工程技術(shù)人員學(xué)習(xí)參考。
本書(shū)配有電子教件等教學(xué)資源，歡迎選用本書(shū)作教材的老師登錄www.cmpedu.com注冊(cè)獲取。
本書(shū)是在《數(shù)字電子技術(shù)基礎(chǔ)》第3版的基礎(chǔ)上編寫(xiě)的。
隨著當(dāng)代電子技術(shù)的飛速發(fā)展，數(shù)字電子產(chǎn)品廣泛進(jìn)入人們的生活當(dāng)中，數(shù)字電子技術(shù)在科技領(lǐng)域的應(yīng)用更是比比皆是。而計(jì)算機(jī)的普及，更使得數(shù)字電子技術(shù)成為當(dāng)代理工科大學(xué)生必修的技術(shù)基礎(chǔ)課程。
鑒于以上情況以及數(shù)字電子技術(shù)的新進(jìn)展，本書(shū)第4版在保持原書(shū)“少而精”等特色的基礎(chǔ)上進(jìn)行重新編寫(xiě)，提出了如下思路：以當(dāng)前科學(xué)研究工作需求為背景，精選內(nèi)容，推陳出新；強(qiáng)調(diào)三基本（基本概念、基本原理、基本方法），弱化煩瑣的理論推導(dǎo)，突出理論聯(lián)系實(shí)際的工程特點(diǎn)。具體做法如下：
1.更新概述，引領(lǐng)全書(shū)。為了便于讀者從理論聯(lián)系實(shí)際的角度更好地把握整體內(nèi)容，第1章通過(guò)結(jié)合生活中熟悉的實(shí)例引出各章內(nèi)容。
2.精選內(nèi)容，推陳出新。對(duì)半導(dǎo)體基礎(chǔ)、集成器件內(nèi)部結(jié)構(gòu)及原理等內(nèi)容，力求做到深入淺出，既嚴(yán)謹(jǐn)又簡(jiǎn)練。為適應(yīng)新技術(shù)的發(fā)展和工程實(shí)際的要求，在保留EDA仿真的基礎(chǔ)上增加VHDL，包括用VHDL設(shè)計(jì)組合邏輯電路和時(shí)序電路等。
3.加強(qiáng)基礎(chǔ)，突出實(shí)踐應(yīng)用。在強(qiáng)調(diào)三基本的同時(shí)，進(jìn)一步增加工程性強(qiáng)的例題、習(xí)題，強(qiáng)調(diào)對(duì)學(xué)生動(dòng)手能力的培養(yǎng)。
4.強(qiáng)化重點(diǎn)，提高邏輯性。重新梳理知識(shí)點(diǎn)之間的關(guān)聯(lián)關(guān)系，調(diào)整、完善第4～6章的關(guān)鍵知識(shí)點(diǎn)。章末增加小結(jié)，并對(duì)習(xí)題進(jìn)行了必要的修改和補(bǔ)充。
5.配套課件，構(gòu)建體系化、立體化教材。結(jié)合20多年來(lái)課程教學(xué)經(jīng)驗(yàn)、本校及其他院校教師對(duì)本教材的使用經(jīng)驗(yàn)，同步編制與其配套的電子版多媒體課件，與課程配套的MOOC同步上線。
本書(shū)第1、5、6、7章由王美玲編寫(xiě)，第2章由楊毅編寫(xiě)，第3、10章由編寫(xiě)，第4章由金鋒編寫(xiě)，第8、9章由劉彤編寫(xiě)。王美玲負(fù)責(zé)全書(shū)組織、修改和定稿工作。感謝宋文杰在附錄及VHDL的應(yīng)用設(shè)計(jì)方面做出的貢獻(xiàn)。
限于編者的水平，此次修訂的教材還存在不完善的地方，誠(chéng)請(qǐng)各位讀者批評(píng)指正。
編者
于北京理工大學(xué)
目錄
前言
第1章數(shù)字電路概述1
1.1數(shù)字信號(hào)與模擬信號(hào)1
1.2數(shù)字信號(hào)的表示方法2
1.3數(shù)字電路的基本功能及其應(yīng)用4
1.4電路測(cè)試和故障排除6
1.4.1電路測(cè)試和故障排除的
儀器設(shè)備6
1.4.2故障排除7
1.5數(shù)字電路EDA仿真分析與設(shè)計(jì)8
本章小結(jié)9
第2章邏輯代數(shù)及其化簡(jiǎn)10
2.1計(jì)數(shù)制與編碼10
2.1.1常用計(jì)數(shù)制及其轉(zhuǎn)換10
2.1.2編碼12
2.2邏輯代數(shù)基礎(chǔ)13
2.2.1邏輯代數(shù)的基本運(yùn)算和
復(fù)合運(yùn)算13
2.2.2邏輯代數(shù)的基本公式和
常用公式15
2.2.3邏輯代數(shù)的基本規(guī)則17
2.3邏輯函數(shù)常用的描述方法及
相互間的轉(zhuǎn)換17
2.3.1邏輯函數(shù)常用的描述方法17
2.3.2不同描述方法之間的轉(zhuǎn)換19
2.3.3邏輯函數(shù)的建立及其描述
方法25
2.4邏輯函數(shù)的簡(jiǎn)化26
2.4.1邏輯函數(shù)的簡(jiǎn)形式26
2.4.2邏輯函數(shù)的公式化簡(jiǎn)26
2.4.3邏輯函數(shù)的卡諾圖化簡(jiǎn)27
2.5具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)29
2.6用Multisim進(jìn)行邏輯函數(shù)的
化簡(jiǎn)與變換31
本章小結(jié)32
習(xí)題33
第3章集成邏輯門(mén)電路35
3.1概述35
3.2半導(dǎo)體二極管門(mén)電路36
3.2.1半導(dǎo)體基礎(chǔ)36
3.2.2二極管的開(kāi)關(guān)特性39
3.2.3二極管與門(mén)電路40
3.2.4二極管或門(mén)電路41
3.3TTL集成門(mén)電路41
3.3.1雙極型晶體管41
3.3.2雙極型晶體管的開(kāi)關(guān)特性42
3.3.3二極管晶體管門(mén)電路44
3.3.4TTL反相器45
3.3.5TTL或非門(mén)和與非門(mén)52
3.3.6集電極開(kāi)路門(mén)55
3.3.7三態(tài)門(mén)58
3.4CMOS門(mén)電路60
3.4.1MOS管60
3.4.2MOS管的開(kāi)關(guān)特性61
3.4.3CMOS反相器62
3.4.4CMOS與非門(mén)及或非門(mén)65
3.4.5CMOS傳輸門(mén)和雙向
模擬開(kāi)關(guān)65
3.4.6CMOS漏極開(kāi)路門(mén)66
3.4.7CMOS三態(tài)門(mén)67
3.4.8CMOS門(mén)電路的構(gòu)成規(guī)律與
使用時(shí)的注意事項(xiàng)69
3.5各類(lèi)邏輯門(mén)的性能比較70
3.5.1集成邏輯門(mén)系列70
3.5.2TTL邏輯電路與CMOS邏輯
電路對(duì)比72
3.5.3ECL集成電路72
3.5.4BiCMOS電路73
3.6不同類(lèi)型數(shù)字集成電路的
接口75
3.6.1TTL電路與CMOS電路的
接口75
3.6.2不同邏輯電平電路間的
接口77
本章小結(jié)78
習(xí)題78
第4章組合邏輯電路83
4.1概述83
4.2組合邏輯電路的分析和設(shè)計(jì)83
4.2.1組合邏輯電路的分析83
4.2.2組合邏輯電路的設(shè)計(jì)85
4.3加法器87
4.3.1半加器87
4.3.2全加器87
4.3.3集成4位加法器88
4.4編碼器89
4.4.1普通編碼器90
4.4.2優(yōu)先編碼器91
4.4.3集成優(yōu)先編碼器92
4.5譯碼器93
4.5.1二進(jìn)制譯碼器94
4.5.2集成譯碼器的應(yīng)用97
4.5.3數(shù)字顯示譯碼器99
4.6數(shù)據(jù)選擇器103
4.6.14選1數(shù)據(jù)選擇器103
4.6.2集成數(shù)據(jù)選擇器104
4.6.3數(shù)據(jù)選擇器的應(yīng)用105
4.7數(shù)值比較器108
4.7.11位數(shù)值比較器108
4.7.2集成數(shù)值比較器109
4.7.3數(shù)值比較器的應(yīng)用110
4.8邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)111
4.8.1競(jìng)爭(zhēng)和冒險(xiǎn)產(chǎn)生的原因111
4.8.2邏輯冒險(xiǎn)及其消除方法111
4.8.3功能冒險(xiǎn)及其抑制措施112
4.9組合邏輯電路的系統(tǒng)應(yīng)用113
4.10用Multisim設(shè)計(jì)和分析組合
邏輯電路114
4.11用VHDL設(shè)計(jì)組合邏輯電路116
本章小結(jié)118
習(xí)題119
第5章觸發(fā)器122
5.1概述122
5.2觸發(fā)器的電路結(jié)構(gòu)與工作
原理122
5.2.1基本RS觸發(fā)器123
5.2.2同步觸發(fā)器125
5.2.3主從觸發(fā)器129
5.2.4邊沿觸發(fā)器132
5.3觸發(fā)器的主要參數(shù)136
5.4觸發(fā)器的邏輯功能及其轉(zhuǎn)換137
5.4.1T/T′觸發(fā)器137
5.4.2觸發(fā)器邏輯功能之間的
轉(zhuǎn)換137
5.5觸發(fā)器應(yīng)用138
5.6用Multisim分析JK觸發(fā)器
功能140
本章小結(jié)140
習(xí)題141
第6章時(shí)序邏輯電路146
6.1概述146
6.2時(shí)序邏輯電路的分析147
6.2.1同步時(shí)序邏輯電路分析147
6.2.2異步時(shí)序邏輯電路
分析149
6.3常用中規(guī)模時(shí)序邏輯電路
及其應(yīng)用150
6.3.1寄存器和移位寄存器150
6.3.2計(jì)數(shù)器155
6.3.3順序脈沖發(fā)生器169
6.3.4序列脈沖發(fā)生器170
6.4時(shí)序邏輯電路的設(shè)計(jì)173
6.4.1小規(guī)模時(shí)序邏輯電路
設(shè)計(jì)173
6.4.2中規(guī)模時(shí)序邏輯電路
設(shè)計(jì)180
6.5綜合應(yīng)用186
6.6用Multisim分析時(shí)序邏輯
電路188
6.7用VHDL設(shè)計(jì)任意進(jìn)制計(jì)
數(shù)器189
本章小結(jié)191
習(xí)題192
第7章脈沖波形的產(chǎn)生與整形199
7.1概述199
7.2矩形脈沖的產(chǎn)生199
7.3集成555定時(shí)器200
7.3.1電路結(jié)構(gòu)200
7.3.2工作原理201
7.4施密特觸發(fā)器202
7.4.1概述202
7.4.2用555定時(shí)器構(gòu)成
施密特觸發(fā)器202
7.4.3門(mén)電路構(gòu)成施密特
觸發(fā)器203
7.4.4集成施密特觸發(fā)器203
7.4.5施密特觸發(fā)器的應(yīng)用204
7.5單穩(wěn)態(tài)觸發(fā)器205
7.5.1概述205
7.5.2用555定時(shí)器構(gòu)成單
穩(wěn)態(tài)觸發(fā)器205
7.5.3門(mén)電路構(gòu)成單穩(wěn)態(tài)觸
發(fā)器206
7.5.4集成單穩(wěn)態(tài)觸發(fā)器207
7.5.5單穩(wěn)態(tài)觸發(fā)器的應(yīng)用208
7.6多諧振蕩器208
7.6.1概述208
7.6.2用555定時(shí)器構(gòu)成多諧
振蕩器208
7.6.3門(mén)電路構(gòu)成多諧振蕩器211
7.6.4石英晶體振蕩器構(gòu)成多
諧振蕩器211
7.6.5多諧振蕩器的應(yīng)用212
7.7脈沖產(chǎn)生與整形電路的
系統(tǒng)應(yīng)用212
7.8用Multisim分析占空比可調(diào)的
多諧振蕩器212
本章小結(jié)214
習(xí)題215
第8章半導(dǎo)體存儲(chǔ)器和可編程
邏輯器件217
8.1概述217
8.2半導(dǎo)體存儲(chǔ)器217
8.2.1存儲(chǔ)器的主要技術(shù)指標(biāo)218
8.2.2隨機(jī)存取存儲(chǔ)器218
8.2.3只讀存儲(chǔ)器222
8.2.4存儲(chǔ)器擴(kuò)展226
8.2.5綜合應(yīng)用228
8.3可編程邏輯器件229
8.3.1低密度PLD230
8.3.
書(shū)單推薦
