普通高等教育“十一五”規(guī)劃教材：數(shù)字電子技術(shù)基礎(chǔ)
定 價：40 元
叢書名：普通高等教育“十一五”規(guī)劃教材
- 作者：王友仁 ，等 著
- 出版時間：2010/7/1
- ISBN：9787111307075
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類：TN79
- 頁碼：413
- 紙張：膠版紙
- 版次：1
- 開本：16開
《數(shù)字電子技術(shù)基礎(chǔ)》為江蘇省立項建設(shè)精品教材。《數(shù)字電子技術(shù)基礎(chǔ)》共11章，內(nèi)容包括：邏輯代數(shù)基礎(chǔ)、數(shù)字集成門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形產(chǎn)生與變換電路、數(shù)／模和模／數(shù)轉(zhuǎn)換器、半導(dǎo)體存儲器、可編程邏輯器件、數(shù)字系統(tǒng)設(shè)計基礎(chǔ)、數(shù)字電路測試與可測試性設(shè)計�！稊�(shù)字電子技術(shù)基礎(chǔ)》適應(yīng)現(xiàn)代電子技術(shù)的發(fā)展，引入當(dāng)前我國高等學(xué)校工科電子技術(shù)課程教學(xué)內(nèi)容與課程體系改革研究成果，根據(jù)國家教委頒布的電子技術(shù)課程教學(xué)基本要求，正確處理基礎(chǔ)理論與實(shí)際應(yīng)用之間的關(guān)系，精簡部分中小規(guī)模數(shù)字電路教學(xué)內(nèi)容，適度增加vHDI.語言、數(shù)字系統(tǒng)設(shè)計、數(shù)字電路測試與可測試性設(shè)計等新技術(shù)與新方法。
《數(shù)字電子技術(shù)基礎(chǔ)》可作為高等學(xué)校電氣信息類專業(yè)（包括自動化、電氣工程及其自動化、測控技術(shù)與儀器、探測制導(dǎo)與控制技術(shù)、生物醫(yī)學(xué)工程等）教材，也可供其他專業(yè)選用和相關(guān)工程技術(shù)人員閱讀參考。
電子技術(shù)與計算機(jī)技術(shù)的飛速發(fā)展，使得電子產(chǎn)品的更新周期曰益縮短、新產(chǎn)品開發(fā)速度加快，引起數(shù)字電子系統(tǒng)設(shè)計思想、方法、工具及所用器件的巨大變化，主要體現(xiàn)在數(shù)字電子系統(tǒng)實(shí)現(xiàn)方式和設(shè)計手段兩個方面。數(shù)字電路設(shè)計正進(jìn)入高度集成化的片上系統(tǒng)時代，電子設(shè)計自動化技術(shù)和可編程邏輯器件在電路設(shè)計中的應(yīng)用越加廣泛，而傳統(tǒng)的數(shù)字電路設(shè)計方法將逐步淡出。因此，數(shù)字電子技術(shù)課程中應(yīng)精簡中小規(guī)模集成電路應(yīng)用和傳統(tǒng)的技巧性設(shè)計方法，突出數(shù)字電子系統(tǒng)設(shè)計方法和自動化設(shè)計技術(shù)。
數(shù)字電子技術(shù)課程是自動化、電氣工程及其自動化、測控技術(shù)與儀器、電子信息工程等專業(yè)十分重要的一門技術(shù)基礎(chǔ)課程。通過該課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字電子技術(shù)方面的基本知識、基本理論和基本技能，為深入學(xué)習(xí)數(shù)字電子技術(shù)及其在專業(yè)中的應(yīng)用打下基礎(chǔ)。
本書為江蘇省立項建設(shè)精品教材，也是南京航空航天大學(xué)江蘇省精品課程“數(shù)字電路與系統(tǒng)設(shè)計”配套教學(xué)用書。我們力爭實(shí)現(xiàn)教學(xué)內(nèi)容和課程體系的整體優(yōu)化，力求教材的系統(tǒng)性、科學(xué)性、基礎(chǔ)性和前瞻性。做到語言精練，重點(diǎn)突出，可讀性好。在教材內(nèi)容組織上，主要特點(diǎn)有：①在保證數(shù)字電子技術(shù)基礎(chǔ)內(nèi)容的同時，為適應(yīng)數(shù)字電子技術(shù)的發(fā)展，拓展新知識，引入VHDL語言、數(shù)字系統(tǒng)概念和數(shù)字電路測試技術(shù)；②精簡中小規(guī)模集成電路，突出CMOS集成電路、大規(guī)模集成電路與可編程器件的原理及應(yīng)用；③淡化集成器件內(nèi)部電路，注重理論聯(lián)系實(shí)際，突出實(shí)際應(yīng)用；④精簡傳統(tǒng)設(shè)計方法，淡化手工設(shè)計技巧，突出電子設(shè)計自動化技術(shù)和現(xiàn)代數(shù)字系統(tǒng)設(shè)計方法。
王友仁，博士，教授，博士生導(dǎo)師，教學(xué)名師，英國曼徹斯特大學(xué)高級訪問學(xué)者。
1987年至今在南京航空航天大學(xué)自動化學(xué)院工作，先后主講模擬電子技術(shù)、數(shù)字電子技術(shù)、DSP技術(shù)應(yīng)用、測控技術(shù)中的智能算法等7門課程。主編與參編國家級規(guī)劃教材2部和省部級規(guī)劃教材3部。主持省部級教學(xué)改革研究課題4項，發(fā)表教學(xué)研究文章10多篇，獲得國家級教學(xué)成果二等獎2項、江蘇省教學(xué)成果特等獎與一等獎等3項，是“數(shù)字電路與系統(tǒng)設(shè)計”江蘇省精品課程負(fù)責(zé)人，為“電子線路”國家精品課程主講教師。先后指導(dǎo)培養(yǎng)博士研究生11名、碩士研究生60名和留學(xué)生1名。
目前從事儀器科學(xué)與技術(shù)領(lǐng)域的科研工作，近幾年主持國家自然科學(xué)基金項目、航空科學(xué)基金項目、企業(yè)合作開發(fā)課題等10多項.在國際期刊與國內(nèi)重要期刊上發(fā)表學(xué)術(shù)論文100余篇，其中SCI收錄4篇，EI收錄30余篇。申報（含授權(quán)）國家發(fā)明專利10項，獲批計算機(jī)軟件著作權(quán)1項。獲得江蘇省科技進(jìn)步三等獎等3項。
陳則王，副教授，碩士生導(dǎo)師。1995年畢業(yè)于哈爾濱理工大學(xué)電機(jī)專業(yè)，2007年7月獲國家留學(xué)基金委資助赴澳大利亞斯文本工業(yè)大學(xué)進(jìn)修，長期從事電子電路與計算機(jī)測控技術(shù)的教學(xué)與科研工作。先后承擔(dān)國家自然科學(xué)基金、航空科學(xué)基金等科研項目多項，在國內(nèi)外學(xué)術(shù)期刊上發(fā)表論文10多篇，獲得國家級教學(xué)成果二等獎、江蘇省教學(xué)成果一等獎各1項，是“數(shù)字電路與系統(tǒng)設(shè)計”江蘇省精品課程主講教師。
前言
本書主要符號說明
第1章 邏輯代數(shù)基礎(chǔ)
1.1 概述
1.2 數(shù)制與碼制
1.2.1 幾種常用的計數(shù)制
1.2.2 數(shù)制間的相互轉(zhuǎn)換
1.2.3 二進(jìn)制算術(shù)運(yùn)算
1.2.4 幾種常用的編碼制
思考題
1.3 基本邏輯運(yùn)算
1.3.1 基本邏輯運(yùn)算
1.3.2 常用復(fù)合邏輯運(yùn)算
思考題
1.4 邏輯代數(shù)的基本定理及常用公式
1.4.1 邏輯代數(shù)的基本定律
1.4.2 邏輯代數(shù)中的基本規(guī)則
1.4.3 邏輯代數(shù)中的幾個常用公式
思考題
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)的定義
1.5.2 邏輯函數(shù)常用的表示方法
1.5.3 邏輯函數(shù)的卡諾圖
思考題
1.6 邏輯函數(shù)的化簡
1.6.1 化簡的意義
1.6.2 代數(shù)化簡法
1.6.3 卡諾圖化簡法
1.6.4 具有無關(guān)項的邏輯函數(shù)化簡
思考題
本章小結(jié)
習(xí)題1
第2章 數(shù)字集成門電路
2.1 概述
2.2 MOS集成門電路
2.2.1 MOS管的開關(guān)特性
2.2.2 CMOS反相器
2.2.3 其他類型CMOS門電路
2.2.4 NMOS門電路
思考題
2.3 TTL集成門電路
2.3.1 雙極型三極管的開關(guān)特性
2.3.2 TTL反相器
2.3.3 其他類型TTL門電路
思考題
2.4 集成門電路使用中的幾個實(shí)際問題
2.4.1 集成門電路的使用
2.4.2 CMOS門電路與TTL門電路的接口
本章小結(jié)
習(xí)題2
第3章 組合邏輯電路
3.1 概述
思考題
3.2 組合邏輯電路分析
思考題
3.3 組合邏輯電路設(shè)計
3.3.1 不含有約束項的組合邏輯電路設(shè)計
3.3.2 含有約束項的組合邏輯電路設(shè)計
思考題
3.4 典型中規(guī)模組合邏輯集成電路
3.4.1 編碼器和譯碼器
3.4.2 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.4.3 加法器
3.4.4 數(shù)值比較器
思考題
3.5 組合邏輯電路中的競爭與冒險
3.5.1 產(chǎn)生競爭與冒險的原因
3.5.2 競爭冒險現(xiàn)象的判別
3.5.3 競爭冒險現(xiàn)象的消除方法
思考題
本章小結(jié)
習(xí)題3
第4章 觸發(fā)器
4.1 概述
4.2 基本RS觸發(fā)器
4.2.1 基本RS觸發(fā)器電路結(jié)構(gòu)及工作原理
4.2.2 觸發(fā)器功能的描述方法
4.2.3 典型集成基本RS觸發(fā)器74LS279
思考題
4.3 同步觸發(fā)器
4.3.1 同步RS觸發(fā)器
4.3.2 同步D觸發(fā)器
4.3.3 同步JK觸發(fā)器
4.3.4 典型集成同步觸發(fā)器74LS375
思考題
4.4 主從觸發(fā)器
4.4.1 主從RS觸發(fā)器
4.4.2 主從JK觸發(fā)器
4.4.3 典型集成主從觸發(fā)器SN7476
思考題
4.5 邊沿觸發(fā)器
4.5.1 利用門電路傳輸延遲時間的邊沿觸發(fā)器
4.5.2 維持阻塞結(jié)構(gòu)的邊沿觸發(fā)器
4.5.3 由CMOS傳輸門構(gòu)成的邊沿觸發(fā)器
4.5.4 典型邊沿觸發(fā)的集成觸發(fā)器74LS74
思考題
4.6 觸發(fā)器的邏輯功能分類及相互轉(zhuǎn)換
4.6.1 觸發(fā)器的邏輯功能分類
4.6.2 不同類型觸發(fā)器之間的轉(zhuǎn)換
思考題
4.7 觸發(fā)器的動態(tài)特性
4.7.1 基本RS觸發(fā)器的動態(tài)特性
4.7.2 同步觸發(fā)器的動態(tài)特性
4.7.3 主從觸發(fā)器的動態(tài)特性
4.7.4 邊沿觸發(fā)器的動態(tài)特性
思考題
本章小結(jié)
習(xí)題4
第5章 時序邏輯電路
5.1 概述
思考題
5.2 時序邏輯電路分析
5.2.1 同步時序邏輯電路分析方法
5.2.2 時序邏輯電路分析方法及描述工具
5.2.3 時序邏輯電路分析過程中的常見問題
思考題
5.3 時序邏輯電路設(shè)計
5.3.1 同步時序邏輯電路設(shè)計方法
5.3.2 時序邏輯電路設(shè)計過程中的常見
問題
思考題
5.4 典型中規(guī)模時序邏輯集成電路
5.4.1 寄存器和移位寄存器
5.4.2 計數(shù)器
思考題
本章小結(jié)
習(xí)題5
第6章 脈沖波形產(chǎn)生與變換電路
6.1 概述
6.2 單穩(wěn)態(tài)觸發(fā)器
6.2.1 由門電路組成的單穩(wěn)態(tài)觸發(fā)器
6.2.2 集成單穩(wěn)態(tài)觸發(fā)器
6.2.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
思考題
6.3 施密特觸發(fā)器
6.3.1 由CMOS門電路組成的施密特觸發(fā)器
6.3.2 集成施密特觸發(fā)器
6.3.3 施密特觸發(fā)器的應(yīng)用
思考題
6.4 多諧振蕩器
6.4.1 由CMOS門電路組成的多諧振蕩器
6.4.2 由施密特觸發(fā)器組成的多諧振蕩器
6.4.3 石英晶體多諧振蕩器
思考題
6.5 555集成定時器及應(yīng)用
6.5.1 555集成定時器的組成與功能
6.5.2 555集成定時器的應(yīng)用
思考題
本章小結(jié)
習(xí)題6
第7章數(shù)／模和模／數(shù)轉(zhuǎn)換器.
7.1 概述
7.2 D／A轉(zhuǎn)換器
7.2.1 D／A轉(zhuǎn)換器工作原理
7.2.2 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器.
7.2.3 倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.2.4 權(quán)電流型D／A轉(zhuǎn)換器
7.2.5 具有雙極性輸出的D／A轉(zhuǎn)換器
7.2.6 D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.2.7 典型集成D／A轉(zhuǎn)換器
思考題
7.3 A／D轉(zhuǎn)換器
7.3.1 A／D轉(zhuǎn)換器工作原理
7.3.2 并聯(lián)比較型A／D轉(zhuǎn)換器
7.3.3 逐次漸近型A／D轉(zhuǎn)換器
7.3.4 雙積分型A／D轉(zhuǎn)換器
7.3.5 A／D轉(zhuǎn)換器
7.3.6 A／D轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.3.7 典型集成A／D轉(zhuǎn)換器
思考題
本章小結(jié)
習(xí)題7
第8章 半導(dǎo)體存儲器
8.1 概述
思考題
8.2 只讀存儲器
8.2.1 只讀存儲器的基本結(jié)構(gòu)和工作原理
8.2.2 掩膜只讀存儲器
8.2.3 可編程只讀存儲器
8.2.4 可擦除的可編程只讀存儲器
8.2.5 用只讀存儲器實(shí)現(xiàn)組合邏輯函數(shù)
思考題
8.3 隨機(jī)存儲器
8.3.1 隨機(jī)存儲器的基本結(jié)構(gòu)和工作原理
8.3.2 靜態(tài)隨機(jī)存儲器
8.3.3 動態(tài)隨機(jī)存儲器
8.3.4 RAM容量的擴(kuò)展
思考題
8.4 順序存儲器
8.4.1 順序存儲器的結(jié)構(gòu)和工作原理
8.4.2 動態(tài)移存器和FIF0型順序
存儲器
思考題
本章小結(jié)
習(xí)題8
第9章可編程邏輯器件
9.1 概述
思考題
9.2 PLA與PAL
9.2.1 可編程邏輯器件的基本結(jié)構(gòu)
9.2.2 可編程邏輯陣列(PLA)
9.2.3 可編程陣列邏輯(PAL)
思考題
9.3 通用陣列邏輯(GAL)
9.3.1 GAL的基本結(jié)構(gòu)
9.3.2 輸出邏輯宏單元(OLMC)
9.3.3 GAL器件的編程位地址和結(jié)構(gòu)控制字
思考題
9.4 復(fù)雜可編程邏輯器件(CPLD)
9.4.1 CPLD的結(jié)構(gòu)
9.4.2 CPLD在系統(tǒng)可編程技術(shù)
思考題
9.5 現(xiàn)場可編程門陣列(FPGA)
9.5.1 FPGA實(shí)現(xiàn)邏輯功能的基本原理
9.5.2 FPGA的結(jié)構(gòu)
9.5.3 FPGA內(nèi)嵌功能單元
9.5.4 FPGA器件的配置
思考題.
9.6 可編程邏輯器件的開發(fā)應(yīng)用
9.6.1 可編程邏輯器件的設(shè)計過程與設(shè)計原則
9.6.2 應(yīng)用設(shè)計舉例
本章小結(jié)
習(xí)題9
第10章 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)
10.1 數(shù)字系統(tǒng)基本結(jié)構(gòu)
10.2 數(shù)字系統(tǒng)設(shè)計方法
10.2.1 數(shù)字系統(tǒng)設(shè)計方法分類
10.2.2 算法狀態(tài)機(jī)(ASM)
10.2.3 寄存器傳輸語言(RRL)
思考題
10.3 數(shù)字系統(tǒng)設(shè)計舉例
10.3.1 數(shù)字邏輯功能電路的VHDL建模
10.3.2 數(shù)字密碼鎖系統(tǒng)設(shè)計
10.3.3 數(shù)字頻率計系統(tǒng)設(shè)計
思考題
本章小結(jié)
習(xí)題10
第11章 數(shù)字電路測試與可測試性設(shè)計
11.1 數(shù)字電路測試基本概念
11.1.1 故障和故障模型
11.1.2 故障測試集
11.1.3 測試碼生成
思考題
11.2 組合電路測試
11.2.1 敏化路徑法
11.2.2 布爾差分法
思考題
11.3 時序電路測試
思考題
11.4 數(shù)字系統(tǒng)可測性設(shè)計
11.4.1 可控性和可觀性
11.4.2 掃描設(shè)計法
11.4.3 內(nèi)建自測試
11.4.4 SOC系統(tǒng)可測性設(shè)計
思考題
本章小結(jié)
習(xí)題11
附錄
附錄A VHDL硬件描述語言基礎(chǔ)
A.1 VHDL語言基本結(jié)構(gòu)
A.2 VHDL語言基本元素
A.3 VHDL語言描述語句
A.4 VHDL語言描述方式
附錄B QuartusⅡ開發(fā)軟件簡介
參考文獻(xiàn)
1.半導(dǎo)體存儲器的特點(diǎn)
半導(dǎo)體存儲器是數(shù)字系統(tǒng)的核心部件之一，用以保存系統(tǒng)工作所需的程序和數(shù)據(jù)（通稱為信息），這些信息以二進(jìn)制的形式表示。半導(dǎo)體存儲器具有集成度高、速度快、存儲密度大、體積小、可靠性高、價格低、外圍電路簡單、易于批量生產(chǎn)等優(yōu)點(diǎn)，已在數(shù)字系統(tǒng)中得到廣泛應(yīng)用，且重要性還在進(jìn)一步提高。
半導(dǎo)體存儲器由眾多的存儲單元按矩陣形式排列而成，信息的每一位二進(jìn)制數(shù)保存在半導(dǎo)體存儲器的一個存儲單元中。存儲單元常常按一定數(shù)目進(jìn)行編組，每次讀／寫操作對一組存儲單元中保存的數(shù)據(jù)同時進(jìn)行，這個組稱為字，一個字中所含的二進(jìn)制數(shù)據(jù)的位數(shù)稱為字長，表示這個字有多少位。為了區(qū)別各個不同的字，給每個字賦予了一個編號，稱為地址。
由于半導(dǎo)體存儲器具有高集成度、大存儲密度的特性，一般一個存儲器芯片中存儲單元數(shù)目很多，但引腳數(shù)卻很有限，所以，半導(dǎo)體存儲器在結(jié)構(gòu)上不可能像寄存器那樣將每個存儲單元的輸入和輸出直接引出，而是分時、分塊復(fù)用，每次操作只對一個字進(jìn)行，只有被輸入地址碼指定的那些存儲單元才與輸入／輸出引腳接通，將該單元的數(shù)據(jù)讀出或?qū)?shù)據(jù)寫入該單元，因此，半導(dǎo)體存儲器芯片所需的數(shù)據(jù)輸入／輸出引腳數(shù)應(yīng)該與數(shù)據(jù)的字長相等。
書單推薦
