定 價：69 元
叢書名：一流本科專業(yè)一流本科課程建設系列教材
- 作者：寧改娣 主編
- 出版時間：2023/2/1
- ISBN：9787111712749
- 出 版 社：機械工業(yè)出版社
- 中圖法分類：TN79；TP332.3
- 頁碼：367
- 紙張：
- 版次：
- 開本：16
本書將“數(shù)字電子技術(shù)”與“微型計算機原理”“單片機原理”和“DSP技術(shù)及應用”等多門課程內(nèi)容有機融合，增強了基于FPGA的現(xiàn)代數(shù)字電子技術(shù)設計方法，涵蓋了微控制器結(jié)構(gòu)框架、硬件*小系統(tǒng)、存儲器配置、中斷和程序引導、集成開發(fā)環(huán)境、編程語言等微處理器的普遍和共性概念。本書介紹了8051、TMS320F28335、MSP430和MSP432等微控制器，以共性概念引導讀者去使用這些微控制器，邊學邊做，培養(yǎng)軟、硬件設計能力和調(diào)試能力。
本書結(jié)合了數(shù)字化出版技術(shù)，通過大量二維碼提供了輔助教學和實驗的資源。
本書可以作為電氣類、儀器類、自動化類、電子信息類、計算機類等電類專業(yè)中“數(shù)字電路”“單片機原理”“DSP技術(shù)及應用”的課程教材，也可作為非電類專業(yè)和其他工程技術(shù)人員自學數(shù)字電路和微處理器系統(tǒng)的教材和參考書。
前言
第1章數(shù)字電子技術(shù)基本概念1
1.1數(shù)字世界是0和1的世界1
1.2模擬信號和數(shù)字信號2
1.3時鐘脈沖信號及技術(shù)指標4
1.4并行通信和串行通信5
1.5數(shù)字電路分類及基本單元6
1.6數(shù)字電子技術(shù)和微控制器的重要性7
思考題8
第2章數(shù)字邏輯基礎9
2.1數(shù)制9
2.1.1幾種常用的數(shù)制9
2.1.2數(shù)制之間的轉(zhuǎn)換11
2.2碼制13
2.2.1二十進制碼14
2.2.2格雷碼15
2.2.3奇偶校驗碼16
2.2.4字符碼16
2.2.5漢字編碼18
2.3算術(shù)運算與邏輯運算19
2.3.1算術(shù)運算19
2.3.2基本邏輯運算及邏輯符號22
2.3.3復合邏輯運算24
2.3.4邏輯代數(shù)的基本定理和規(guī)則25
2.4邏輯函數(shù)及其表示方法26
2.4.1邏輯函數(shù)的概念26
2.4.2邏輯函數(shù)的表示方法27
2.4.3邏輯函數(shù)各種表示方法之間的
轉(zhuǎn)換31
2.5邏輯函數(shù)的化簡與變換33
2.5.1化簡與變換的意義33
2.5.2代數(shù)化簡法34
2.5.3卡諾圖化簡法35
2.5.4具有無關(guān)項邏輯函數(shù)的化簡36
2.5.5現(xiàn)代數(shù)字系統(tǒng)設計中的化簡37
本章小結(jié)38
思考題和習題39
第3章集成邏輯門電路42
3.1集成電路的基本概念42
3.1.1集成電路的分類和封裝42
3.1.2集成邏輯門的主要技術(shù)指標45
3.1.3常用集成邏輯門型號47
3.2半導體器件的開關(guān)特性48
3.2.1雙極型晶體管的開關(guān)特性48
3.2.2場效應晶體管的開關(guān)特性50
3.3TTL系列集成邏輯門內(nèi)部電路及
電氣特性52
3.3.1TTL與非門的內(nèi)部結(jié)構(gòu)及工作
原理52
3.3.2電壓傳輸特性和噪聲容限54
3.3.3輸入和輸出特性及扇出數(shù)55
3.3.4TTL與非門輸入端負載特性58
3.3.5TTL集電極開路門和三態(tài)
邏輯門58
3.4CMOS集成邏輯門電路61
3.4.1CMOS邏輯電路的基本原理
及其特點62
3.4.2CMOS 緩沖器、漏極開路門和
三態(tài)門65
3.4.3CMOS傳輸門及數(shù)據(jù)選擇器66
3.5集成邏輯器件接口的三要素67
3.5.1TTL與CMOS系列之間的接口
問題68
3.5.2邏輯門電路使用中的幾個實際
問題70
本章小結(jié)71
思考題和習題72
第4章鎖存器和觸發(fā)器77
4.1基本概念77
4.2鎖存器78
4.2.1基本RS鎖存器78
4.2.2時鐘控制RS鎖存器80
4.2.3時鐘控制D鎖存器82
4.2.4鎖存器在MCS51系列單片機硬件
小系統(tǒng)中的應用83
4.3觸發(fā)器84
4.3.1維持阻塞D觸發(fā)器85
4.3.2邊沿JK觸發(fā)器89
本章小結(jié)92
思考題和習題92
第5章可編程邏輯器件96
5.1可編程邏輯器件的發(fā)展歷程及趨勢96
5.1.1可編程邏輯器件的發(fā)展歷史96
5.1.2可編程邏輯器件的發(fā)展趨勢98
5.1.3我國FPGA發(fā)展現(xiàn)狀99
5.2可編程邏輯器件的分類100
5.2.1按集成度分類100
5.2.2按結(jié)構(gòu)分類101
5.2.3按編程工藝分類101
5.3低密度PLD簡介102
5.3.1PLD的邏輯符號及連線表示
方法102
5.3.2PLD的基本結(jié)構(gòu)框架103
5.3.3低密度PLD結(jié)構(gòu)103
5.4復雜可編程邏輯器件108
5.4.1CPLD的結(jié)構(gòu)框架及特點108
5.4.2CPLD硬件小系統(tǒng)109
5.5現(xiàn)場可編程門陣列110
5.5.1FPGA的結(jié)構(gòu)框架110
5.5.2FPGA的設計流程112
5.5.3CPLD與FPGA的對比總結(jié)113
本章小結(jié)114
思考題和習題114
第6章Verilog硬件描述語言116
6.1硬件描述語言概述116
6.1.1Verilog HDL和VHDL簡介116
6.1.2Verilog HDL與C語言117
6.1.3Verilog HDL的可綜合性118
6.2Verilog HDL基本結(jié)構(gòu)118
6.3Verilog HDL語法簡介120
6.3.1基本詞法120
6.3.2數(shù)據(jù)類型121
6.3.3操作符123
6.3.4賦值語句125
6.3.5三種描述方式127
6.4層次化設計與模塊實例化132
6.4.1自頂向下的設計方法132
6.4.2模塊的實例化132
6.5有限狀態(tài)機設計134
6.5.1有限狀態(tài)機的概念簡介134
6.5.2有限狀態(tài)機設計的一般原則和
步驟135
6.6仿真驗證135
6.6.1測試平臺搭建136
6.6.2時鐘和復位信號的產(chǎn)生方法136
本章小結(jié)138
思考題和習題139
第7章組合邏輯電路與器件140
7.1 組合邏輯電路的基本概念和器件
符號140
7.1.1組合邏輯電路的基本概念140
7.1.2中規(guī)模集成邏輯器件的符號141
7.2譯碼器和編碼器142
7.2.1地址譯碼器142
7.2.2地址譯碼器的應用144
7.2.3數(shù)碼管和BCD七段顯示
譯碼器146
7.2.4編碼器150
7.2.5基于Verilog HDL的譯碼器和
編碼器設計152
7.3多路選擇器和多路分配器156
7.3.1多路選擇器的功能描述157
7.3.2多路選擇器的擴展和應用157
7.3.3多路分配器159
7.3.4基于Verilog HDL的多路選擇器
設計160
7.4加法器和比較器161
7.4.1兩個1位二進制加法器161
7.4.2先行進位的多位二進制加法器162
7.4.3數(shù)值比較器165
7.4.4基于Verilog HDL的加法器和
比較器設計167
7.5算術(shù)/邏輯運算單元169
7.5.1芯片級ALU169
7.5.2基于Verilog HDL的ALU設計169
本章小結(jié)170
思考題和習題171
第8章時序邏輯電路與器件173
8.1時序邏輯電路的結(jié)構(gòu)、分類和描述
方式173
8.2基于觸發(fā)器時序邏輯電路的分析和
設計175
8.2.1觸發(fā)器構(gòu)成的時序邏輯電路
分析175
8.2.2觸發(fā)器構(gòu)成的時序邏輯電路
設計178
8.2.3基于有限狀態(tài)機的時序邏輯電路
設計181
8.3集成計數(shù)器183
8.3.1異步集成計數(shù)器184
8.3.2同步集成計數(shù)器185
8.3.3集成計數(shù)器的擴展與應用187
8.3.4微控制器片內(nèi)的計數(shù)器192
8.3.5基于Verilog HDL的計數(shù)器
設計192
8.4寄存器193
8.4.1寄存器及應用194
8.4.2移位寄存器195
8.4.3CPU中的寄存器200
8.4.4基于Verilog HDL的移位寄存器
設計201
本章小結(jié)202
思考題和習題202
第9章脈沖信號的產(chǎn)生與整形
電路206
9.1施密特觸發(fā)器206
9.1.1傳輸特性及符號206
9.1.2門電路構(gòu)成的施密特觸發(fā)器207
9.1.3集成施密特觸發(fā)器及應用209
9.2單穩(wěn)態(tài)觸發(fā)器212
9.2.1觸發(fā)特性及符號212
9.2.2門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器212
9.2.3集成單穩(wěn)態(tài)觸發(fā)器214
9.2.4單穩(wěn)態(tài)觸發(fā)器的應用216
9.3多諧振蕩器218
9.3.1門電路構(gòu)成的多諧振蕩器218
9.3.2石英晶體多諧振蕩器218
9.4555定時器及其應用222
9.4.1555定時器工作原理222
9.4.2555定時器構(gòu)成的施密特
觸發(fā)器224
9.4.3555定時器構(gòu)成的單穩(wěn)態(tài)
觸發(fā)器225
9.4.4555定時器構(gòu)成的多諧振蕩器226
本章小結(jié)227
思考題和習題228
第10章半導體存儲器233
10.1半導體存儲器的基本概念233
10.1.1半導體存儲器的分類 233
10.1.2半導體存儲器的性能指標235
10.2隨機存取存儲器236
10.2.1RAM的基本結(jié)構(gòu)236
10.2.2SRAM的存儲單元238
10.2.3DRAM的存儲單元239
10.2.4雙端口RAM240
10.3只讀存儲器240
10.3.1ROM的基本結(jié)構(gòu)241
10.3.2各類可編程ROM及存儲單元
簡介241
10.4集成存儲器結(jié)構(gòu)和時序簡介244
10.5存儲器與微控制器接口247
10.5.1存儲器與微控制器接口方式247
10.5.2存儲器的編址248
10.5.3存儲器與MCS51系列單片機的
連接舉例248
10.6存儲器容量的擴展 249
10.6.1位擴展249
10.6.2字擴展250
本章小結(jié)252
思考題和習題252
第11章數(shù)/模和模/數(shù)轉(zhuǎn)換256
11.1數(shù)/模轉(zhuǎn)換器256
11.1.1轉(zhuǎn)換原理256
11.1.2DAC的結(jié)構(gòu)框架257
11.1.3DAC常用的轉(zhuǎn)換技術(shù)257
11.1.4DAC的主要參數(shù)260
11.1.5集成DAC及應用262
11.2模/數(shù)轉(zhuǎn)換器263
11.2.1A/D轉(zhuǎn)換的一般過程263
11.2.2ADC常用的轉(zhuǎn)換技術(shù)266
11.2.3ADC的主要參數(shù)270
11.2.4微控制器片內(nèi)ADC271
11.2.5集成ADC及應用273
本章小結(jié)273
思考題和習題274
第12章微處理器基本概念277
12.1微處理器簡介277
12.1.1微處理器分類277
12.1.2我國微處理器發(fā)展現(xiàn)狀279
12.2CPU結(jié)構(gòu)281
12.2.1CPU的控制器281
12.2.2CPU的運算器283
12.3CPU的程序引導過程和流水線
技術(shù)283
12.4CPU對存儲器的地址配置及I/O
端口的編址和控制方式284
12.4.1數(shù)據(jù)和程序存儲器的地址配置
方式284
12.4.2I/O端口的編址和控制
方式285
12.5CPU與外部的數(shù)據(jù)傳送方式和中斷
概念289
12.5.1CPU與外部直接的數(shù)據(jù)傳送
方式289
12.5.2查詢方式289
12.5.3中斷方式290
12.5.4中斷的響應過程291
思考題292
第13章微控制器硬件框架性概念294
13.1MCU內(nèi)部結(jié)構(gòu)框架及片內(nèi)外設接口
簡介294
13.2MCU總線概念296
13.2.1總線的定義和分類296
13.2.2MCU內(nèi)部總線結(jié)構(gòu)297
13.2.3總線的基本結(jié)構(gòu)298
13.3MCU硬件小系統(tǒng)299
13.3.1電源和復位電路299
13.3.2時鐘電路300
13.3.3外部總線擴展電路302
13.3.4JTAG接口302
13.3.5MCS51系列MCU的小
系統(tǒng)303
13.4MCU片內(nèi)的GPIO電路結(jié)構(gòu)304
13.4.1MCU片內(nèi)的GPIO電路結(jié)構(gòu)
特點305
13.4.2具體MCU片內(nèi)的GPIO電路
舉例305
13.5MCU片內(nèi)串行通信接口306
思考題309
第14章軟件系統(tǒng)和編程語言310
14.1軟件系統(tǒng)簡介310
14.2機器語言310
14.3匯編語言311
14.3.1RISC與CISC指令集312
14.3.2匯編語言的指令格式及轉(zhuǎn)換313
14.3.3匯編語言的偽指令314
14.4高級語言315
14.5程序流程圖315
14.5.1程序流程圖的圖形符號和
結(jié)構(gòu)316
14.5.2畫流程圖的步驟317
14.5.3包含中斷的MCU流程圖畫法319
14.6MCU的集成開發(fā)環(huán)境320
思考題320
第15章8051微控制器321
15.18051 MCU結(jié)構(gòu)框圖及總線321
15.28051 MCU的CPU結(jié)構(gòu)和寄存器
介紹322
15.38051 MCU存儲器的地址空間配置324
15.3.18051 MCU存儲器配置及上電
程序引導324
15.3.2片內(nèi)RAM和特殊功能寄存器
及復位初值325
15.48051 MCU匯編語言指令集327
15.4.1尋址方式327
15.4.2匯編指令328
15.58051 MCU中斷系統(tǒng)及匯編語言編程
舉例329
15.68051 MCU的GPIO結(jié)構(gòu)331
15.6.18051 MCU的P0端口331
15.6.28051 MCU的P1、P2和P3
端口332
15.78051 MCU的片內(nèi)外設接口333
思考題和習題334
第16章TMS320F28335微控制器337
16.1TMS320C2000簡介338
16.2TMS320F28335的結(jié)構(gòu)及主要特性339
16.3TMS320F28335的硬件小系統(tǒng)342
16.4TMS320F28335存儲器配置及上電
程序引導343
16.4.1TMS320F28335的存儲器配置343
16.4.2TMS320F28335的上電程序
引導345
16.5TMS320F28335中斷系統(tǒng)346
16.6TMS320F28335的片內(nèi)外設及實驗348
思考題349
第17章MSP430系列微控制器350
17.1MSP430系列微控制器的結(jié)構(gòu)和
特點概述350
17.2MSP430系列微控制器的實驗平臺
簡介352
17.2.1MSPEXP430G2 LaunchPad352
17.2.2LaunchPad G2口袋實驗平臺352
17.3MSP430系列微控制器時鐘模塊
結(jié)構(gòu)與實驗353
17.4MSP430系列微控制器片內(nèi)外設
模塊以及實驗355
17.4.1基礎模塊及實驗355
17.4.2Grace圖形化工具簡介355
17.4.3同步I2C總線原理及應用356
17.4.4同步SPI原理及應用360
思考題362
第18章基于ARM核的MSP432
微控制器363
18.1MSP432 MCU簡介363
18.2MSP432的實驗平臺及開發(fā)軟件
簡介363
思考題364
附錄常用邏輯門電路邏輯符號365
參考文獻367
書單推薦
