本書是普通高等教育上海市電氣工程及其自動化應(yīng)用型本科專業(yè)建設(shè)系列規(guī)劃教材之一，書中內(nèi)容傾向于以實(shí)際應(yīng)用為導(dǎo)向的理論與實(shí)踐相結(jié)合的基礎(chǔ)理論教學(xué)。
全書共10章，內(nèi)容包括邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路、鎖存器與觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換、半導(dǎo)體存儲器、可編程邏輯器件及Verilog HDL、數(shù)字電路的軟件仿真等知識。
本書可作為高等院校電氣類、自動化類、電子信息類等電類專業(yè)和生物醫(yī)學(xué)工程等非電類專業(yè)數(shù)字電子技術(shù)相關(guān)課程的本科教材，也可以作為相關(guān)工程技術(shù)人員的參考書。
前言
上海市教育委員會擬定了高等教育應(yīng)用型本科專業(yè)的建設(shè)要求，推出了應(yīng)用型本科專業(yè)建設(shè)項(xiàng)目。該項(xiàng)目以現(xiàn)代工程教育的成果導(dǎo)向教育為指導(dǎo)，聚焦于應(yīng)用型本科內(nèi)涵建設(shè)，探索創(chuàng)新人才培養(yǎng)模式，致力于培養(yǎng)高質(zhì)量人才。
本書是普通高等教育上海市電氣工程及其自動化應(yīng)用型本科專業(yè)建設(shè)系列規(guī)劃教材之一，用于引導(dǎo)普通高等學(xué)校本科專業(yè)教育，促進(jìn)教學(xué)適應(yīng)社會與經(jīng)濟(jì)發(fā)展，并滿足培養(yǎng)應(yīng)用型人才的需求。
本書是電氣與電子信息類本科專業(yè)一門重要的專業(yè)基礎(chǔ)課程的教材。編著者根據(jù)全國高等學(xué)校工科基礎(chǔ)課程教學(xué)中對 電子技術(shù)基礎(chǔ) 課程教學(xué)的基本要求，結(jié)合多年教學(xué)實(shí)踐與工程實(shí)踐經(jīng)驗(yàn)編寫了本書。本書共10章，書中內(nèi)容包括邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路、鎖存器與觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換、半導(dǎo)體存儲器、可編程邏輯器件及Verilog HDL、數(shù)字電路的軟件仿真等知識。每章后的習(xí)題基本上涵蓋了主要知識點(diǎn)，注重基礎(chǔ)知識的練習(xí)與鞏固，便于讀者對所學(xué)的知識融會貫通。
建議讀者在學(xué)習(xí)掌握了第1章基本知識后，即可結(jié)合第10章的仿真實(shí)驗(yàn)內(nèi)容開展相關(guān)學(xué)習(xí)，一方面可提高學(xué)習(xí)的趣味性，強(qiáng)化對知識點(diǎn)的掌握；另一方面，對后續(xù)開展工程實(shí)踐活動也頗有裨益。本書仿真使用的是深圳市嘉立創(chuàng)科技發(fā)展有限公司開發(fā)的立創(chuàng)EDA（LCEDA）電路設(shè)計(jì)工具，本書的編著得到了他們的無私幫助，非常感謝他們的大力支持！
本書第1章由易映萍編寫，第2、7章由謝明編寫，第 3 章由謝素霞編寫，第4、5章由陳國平編寫，第6章由李田豐編寫，第8章由季利鵬編寫，第9章由王永剛編寫，第10章由黃松編寫，謝明負(fù)責(zé)組織和定稿。全書由易映萍、陳國平進(jìn)行了審閱，并提出了大量寶貴的修改意見。
本書是在蔣全、夏鯤、袁慶慶老師的領(lǐng)導(dǎo)下開展編寫工作的，上海理工大學(xué)電氣工程及其自動化專業(yè)的其他老師也對本書的編寫工作給予了指導(dǎo)和幫助，在此謹(jǐn)對他們致以衷心的感謝！由于編著者的水平有限且編寫時(shí)間倉促，書中難免存在不妥和錯(cuò)誤之處，懇請廣大讀者予以批評和指正。
編著者2022年1月
目錄
前言
符號表
第1章邏輯代數(shù)基礎(chǔ)1
11數(shù)字電路概述1
111電信號的分類1
112模擬信號的數(shù)字表示1
113數(shù)字信號的描述方法1
114電子電路的分類2
12數(shù)制3
121十進(jìn)制3
122二進(jìn)制3
123十二進(jìn)制之間的轉(zhuǎn)換4
124十六進(jìn)制5
125八進(jìn)制6
13碼制7
131二十進(jìn)制碼7
132格雷碼8
133ASCII8
14邏輯關(guān)系9
141基本邏輯關(guān)系9
142復(fù)合邏輯關(guān)系12
15邏輯代數(shù)14
151邏輯代數(shù)運(yùn)算法則14
152邏輯代數(shù)的基本規(guī)則15
153邏輯函數(shù)的代數(shù)變換與化簡法15
154邏輯函數(shù)的代數(shù)法化簡17
155邏輯函數(shù)的卡諾圖法化簡18
156邏輯關(guān)系的5種表示方法24
習(xí)題25
第2章邏輯門電路28
21概述28
22分立元件門電路30
221二極管門電路30
222晶體管非門電路31
23TTL集成門電路33
231TTL反相器34
232其他TTL邏輯電路36
24CMOS邏輯門電路40
241CMOS反相器42
242其他類型CMOS邏輯電路45
243CMOS漏極開路門47
244CMOS三態(tài)門47
245CMOS傳輸門47
246CMOS邏輯門電路的主要技術(shù)參數(shù)48
25TTL與CMOS邏輯門電路接口52
251相同供電電源CMOS電路和TTL電路的接口52
252不同供電等級邏輯電路的接口54
253數(shù)字主控電路的接口配置55
26邏輯描述的一些問題56
261正負(fù)邏輯問題56
262邏輯門電路的等效符號56
263低電平有效問題57
習(xí)題58
第3章組合邏輯電路61
31組合邏輯電路的分析61
32組合邏輯電路的設(shè)計(jì)63
33集成組合邏輯器件及應(yīng)用65
331編碼器65
332譯碼器70
333數(shù)據(jù)選擇器76
334數(shù)值比較器78
335加法器81
34組合邏輯電路中的競爭冒險(xiǎn)現(xiàn)象85
341競爭冒險(xiǎn)現(xiàn)象的產(chǎn)生85
342競爭冒險(xiǎn)現(xiàn)象的判斷86
343冒險(xiǎn)現(xiàn)象的消除87
習(xí)題88
第4章鎖存器與觸發(fā)器90
41概述90
411鎖存器與觸發(fā)器的基本概念90
412基本雙穩(wěn)態(tài)電路91
42SR鎖存器與SR觸發(fā)器91
421或非門構(gòu)成的基本SR鎖存器91
422與非門構(gòu)成的基本SR鎖存器93
423門控SR鎖存器95
424主從SR觸發(fā)器98
43JK觸發(fā)器100
431主從JK觸發(fā)器100
432邊沿JK觸發(fā)器103
44D鎖存器與D觸發(fā)器107
441邏輯門控D鎖存器107
442傳輸門控D鎖存器108
443邊沿D觸發(fā)器108
45觸發(fā)器的邏輯功能110
451邊沿SR觸發(fā)器110
452邊沿JK觸發(fā)器111
453邊沿D觸發(fā)器112
454邊沿T觸發(fā)器112
455觸發(fā)器邏輯功能的相互轉(zhuǎn)換113
習(xí)題114
第5章時(shí)序邏輯電路118
51時(shí)序邏輯電路概述118
511時(shí)序邏輯電路的基本結(jié)構(gòu)118
512時(shí)序邏輯電路的分類119
52同步時(shí)序邏輯電路的分析120
521同步時(shí)序邏輯電路的分析方法120
522同步時(shí)序邏輯電路分析舉例120
53同步時(shí)序邏輯電路的設(shè)計(jì)124
531同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟125
532同步時(shí)序邏輯電路設(shè)計(jì)舉例126
54異步時(shí)序邏輯電路的分析134
55若干常用的時(shí)序邏輯電路137
551寄存器和移位寄存器137
552計(jì)數(shù)器141
習(xí)題152
第6章脈沖波形的產(chǎn)生與整形157
61施密特觸發(fā)器157
611由門電路組成的施密特觸發(fā)器157
612集成施密特觸發(fā)器158
613施密特觸發(fā)器的應(yīng)用159
62單穩(wěn)態(tài)觸發(fā)器160
621由CMOS門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器161
622集成單穩(wěn)態(tài)觸發(fā)器163
623單穩(wěn)態(tài)觸發(fā)器的應(yīng)用165
63多諧振蕩器168
631用門電路組成的多諧振蕩器168
632用施密特觸發(fā)器構(gòu)成波形產(chǎn)生電路170
633石英晶體振蕩器171
64555定時(shí)器及其應(yīng)用172
641555定時(shí)器172
642用555定時(shí)器組成的施密特觸發(fā)器174
643用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器175
644用555定時(shí)器組成的多諧振蕩器177
習(xí)題179
第7章數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換182
71概述182
72D/A轉(zhuǎn)換器183
721D/A轉(zhuǎn)換器的基本原理183
722權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器183
723倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器185
724權(quán)電流型D/A轉(zhuǎn)換器188
725雙極性輸出的D/A轉(zhuǎn)換器190
726D/A轉(zhuǎn)換器的性能特征191
73A/D轉(zhuǎn)換器195
731A/D轉(zhuǎn)換器的基本原理195
732并行比較型A/D轉(zhuǎn)換器197
733流水線型A/D轉(zhuǎn)換器199
734逐次逼近型A/D轉(zhuǎn)換器201
735雙積分型A/D轉(zhuǎn)換器202
736-型A/D轉(zhuǎn)換器205
737A/D轉(zhuǎn)換器的轉(zhuǎn)換準(zhǔn)確度、非線性度與轉(zhuǎn)換速度207
習(xí)題209
第8章半導(dǎo)體存儲器212
81概述212
82只讀存儲器214
83隨機(jī)存儲器215
84存儲器容量的擴(kuò)展218
習(xí)題220
第9章可編程邏輯器件及Verilog HDL221
91概述221
92FPGA222
93Verilog HDL基礎(chǔ)225
94用Verilog HDL描述邏輯電路230
95Quartus Ⅱ 應(yīng)用基礎(chǔ)232
習(xí)題238
第10章數(shù)字電路的軟件仿真239
101立創(chuàng)EDA電路仿真功能簡介239
1011立創(chuàng)EDA軟件介紹239
1012立創(chuàng)EDA電路仿真過程簡介240
102邏輯門電路的仿真247
1021實(shí)驗(yàn)任務(wù)247
1022實(shí)驗(yàn)仿真步驟247
103
書單推薦
