本書是編者根據高等學校電工電子基礎課程教學指導委員會頒布的“數字電子技術基礎”課程的教學基本要求，主動融合課程涉及相關領域的新知識和新概念,并結合編寫團隊教師的一線教學經驗精雕細琢而成。全書共分9章，內容有：數字電路基礎、集成邏輯門電路、組合邏輯電路、鎖存器和觸發(fā)器、時序邏輯電路、半導體存儲器和可編程邏輯器件、數-模與模-數轉換器、脈沖波形的產生與變換、數字電路虛擬實驗與數字系統(tǒng)設計基礎等。
為了輔助課程學習，本書提供課堂教學視頻。同時，本書的主要知識點都配備有精選的例題和習題，為學生課后復習、練習和總結提供必需的資料。書末還配備有學習“數字電子技術基礎”課程所需的附錄和部分習題答案。
本書思路流暢、層次分明、文字精練，可作為理工科高等院校電氣、電子信息類專業(yè)和機電、測控類專業(yè)“數字電子技術基礎”課程的教材，也可供從事電子信息技術和電氣類專業(yè)的工程技術人員參考。
本書遵循教指委相關指導文件和高等院校學生學習規(guī)律編寫而成。踐行四新理念，融入思政元素，注重理論與實踐相結合。
本書第3版自2016年出版以來，已有7年的時間。其間，選用本書的多所高校教師在教學實踐中反饋和積累了不少有益的教學經驗。因此第4版是在第3版的基礎上，總結提高、修改而成的。本版修訂工作獲得2021年江蘇省重點教材建設項目的鼎力支持。
本書在修訂過程中，遵照高等工業(yè)學校《電子技術基礎教學大綱》和工程教育專業(yè)認證的補充標準樣式，對照設置“數字電子技術基礎”課程相關專業(yè)的基本要求，運用辯證唯物主義觀點和方法，闡明本學科知識體系的內在聯系和規(guī)律。在內容修訂上強調夯實基礎，精講多練，因而充實了例題，同時注意巧釋解題的規(guī)律及技巧，舉一反三，觸類旁通，并結合應用新型集成電路（IC）芯片，增加了芯片連線應用題，且寫入了超大規(guī)模集成電路（VLSI）的前沿發(fā)展的新技術和新方法。
此次修訂的主要內容如下：
（1）為了加深對基本概念、基本理論和分析方法的理解，促進知識內化，優(yōu)化并增刪了一定數量的例題。
（2）適應現今“模擬電子技術基礎”和“數字電子技術基礎”教學開課學期調整的實際情況，以及兩門課程知識的銜接關系，改寫了第1.7節(jié)“數字電路中的半導體器件”，在第2章結合門電路工作原理，對半導體器件的開關特性做了必要的介紹。
（3）除了修訂基本內容以外，編者還增加了拓寬加深的內容，這些內容在標題前標有“”，它們自成體系，可以任由授課教師靈活掌握，有選擇性地講授。
（4）適應微電子領域發(fā)展新形勢的需要，充實了CMOS集成電路的有關內容。
（5）以CPLD、FPGA為代表的現場可編程邏輯器件及其開發(fā)技術已經成為大規(guī)模數字系統(tǒng)開發(fā)的主流技術。所以，新版教材理應與時俱進，順應新技術的發(fā)展需要。因此，在第6章中介紹了CPLD、FPGA的器件結構原理，同時給出了一般PLD技術與EDA開發(fā)方法；在第9章中增加了基于Multisim軟件的綜合設計實例，以及用Verilog HDL語言和Quartus Ⅱ開發(fā)軟件分析、設計和驗證邏輯電路的綜合應用實例。
（6）融入了思政教育元素，立意教書育人。將做人做事的基本道理、社會主義核心價值觀的要求和實現民族復興的理想和責任，融會貫通到課程教學內容之中，藉此激發(fā)學生的愛國情懷與精忠報國的使命感，使專業(yè)基礎課與思想政治理論課程同向同行，產生協同教育的效果。
（7）制作了課程主要知識點的教學視頻。讀者可以隨時掃碼學習課程，突破時間和空間的限制，促進自主式學習，符合“以學生為中心”的教學規(guī)律和學生的認知規(guī)律。
本次修訂主要編寫人員分工如下：江蘇大學王振宇、成立擔任主編，成立修訂前言，并負責全書的統(tǒng)稿和定稿等項工作；唐平修訂第6章部分、第9章內容；王振宇修訂第1~5章內容；劉躍峰修訂第6章部分內容和附錄；陳勇修訂第7、8章內容。王其軒博士對本書第9章部分設計實例進行模擬驗證，在此表示感謝。
由于編者的水平有限，書中難免存在錯誤和不妥當之處，敬請讀者們批評指正。
編者
高等院校教師
第4版前言
第3版前言
第2版前言
第1版前言
第1章數字電路基礎1
引言1
1.1數字信號與數字電路 1
1.1.1模擬信號和數字信號 1
1.1.2數字技術的發(fā)展及其應用2
1.1.3數字集成電路的特點及其分類4
1.1.4數字電路的分析方法 7
1.2數制與編碼 7
1.2.1常用的計數制及其相互轉換規(guī)律 7
1.2.2二進制數的算術運算 8
1.2.3編碼 11
1.3邏輯代數基礎 12
1.3.1邏輯代數的3種基本運算 13
1.3.2邏輯代數的基本公式和常用公式 15
1.3.3邏輯代數的基本規(guī)則 17
1.4邏輯函數的建立及其表示方法 17
1.4.1根據實際問題建立邏輯函數17
1.4.2邏輯函數式的不同表達形式及實現方法18
1.4.3按照真值表寫出邏輯函數式19
1.4.4根據波形圖轉換為真值表19
1.5邏輯函數的化簡 20
1.5.1邏輯函數的最簡形式 20
1.5.2邏輯函數的公式化簡法 20
1.5.3用卡諾圖化簡邏輯函數 22
1.6具有無關項邏輯函數的化簡 26
1.7數字電路中半導體器件的開關特性 27
1.7.1半導體二極管的開關特性 27
1.7.2雙極型晶體管的開關特性30
1.7.3增強型絕緣柵場效應晶體管的開關特性 33
習題1 35
第2章集成邏輯門電路38
引言 38
2.1基本邏輯門電路 38
2.1.1二極管與門及或門電路 39
2.1.2非門電路（BJT反相器） 39
2.2CMOS邏輯門電路 40
2.2.1CMOS反相器 40
2.2.2常用的CMOS門電路 43
2.2.3CMOS傳輸門和雙向模擬開關44
2.2.4CMOS漏極開路門及三態(tài)門 45
2.2.5CMOS三態(tài)門的應用47
2.2.6CMOS邏輯門的主要技術參數47
2.3TTL邏輯門電路50
2.3.1TTL與非門電路結構和工作原理50
2.3.2TTL或非門 53
2.3.3TTL系列門電路的技術參數54
2.3.4TTL集電極開路門和三態(tài)門57
*2.4射極耦合邏輯門電路（ECL門） 60
2.5BiCMOS門電路 63
2.5.1BiCMOS反相器 63
2.5.2其他的BiCMOS門電路 63
2.6邏輯門電路使用中的幾個問題 64
2.6.1正負邏輯問題 64
2.6.2實際使用邏輯門的處理措施64
2.6.3邏輯門電路綜合分析例66
習題2 68
第3章組合邏輯電路 74
引言 74
3.1組合邏輯電路概述 74
3.2組合邏輯電路的分析方法 75
3.2.1分析組合邏輯電路的大致步驟 75
3.2.2幾種常用的集成組合邏輯電路75
3.3組合邏輯電路設計 81
3.3.1概述 81
3.3.2組合邏輯電路的設計方法 82
3.3.3組合邏輯電路硬接線設計方法總結 82
3.4用小規(guī)模集成電路（SSI）設計組合邏輯電路82
3.4.1設計組合邏輯電路的大致步驟 82
3.4.2組合邏輯電路設計舉例 83
3.4.3編碼器84
3.4.4譯碼器 87
3.4.5數值比較器 97
3.4.6多輸出邏輯函數的共用項設計99
*3.5組合邏輯電路中的競爭-冒險 100
3.5.1產生競爭-冒險的原因 100
3.5.2消除競爭-冒險的方法 101
3.6用MSI芯片設計其他的組合邏輯電路 102
3.6.1用集成數據選擇器實現其他組合邏輯功能 102
3.6.2用譯碼器實現多種組合邏輯功能 106
3.6.3用全加器實現多種組合邏輯功能 109
3.7組合邏輯電路綜合應用例 112
習題3 115
第4章鎖存器和觸發(fā)器120
引言120
4.1概述 120
4.2基本SR鎖存器120
4.2.1用與非門構成的基本SR鎖存器 121
4.2.2用或非門構成的基本SR鎖存器123
4.2.3集成基本SR鎖存器123
4.3時鐘觸發(fā)器 125
4.3.1門控鎖存器125
4.3.2主從觸發(fā)器 128
4.3.3幾種常用的邊沿觸發(fā)器 132
4.4T觸發(fā)器和T′觸發(fā)器 139
4.4.1T觸發(fā)器 139
4.4.2T′觸發(fā)器 140
4.5時鐘觸發(fā)器轉換設計 140
4.5.1JK觸發(fā)器轉換為D、T、T′觸發(fā)器140
4.5.2D觸發(fā)器轉換為JK、T、T′觸發(fā)器141
4.6觸發(fā)器應用舉例 141
習題4 143
第5章時序邏輯電路149
引言149
5.1概述 149
5.2時序邏輯電路的分析方法 150
5.2.1分析時序邏輯電路的大致步驟 150
5.2.2寄存器和移位寄存器 151
5.2.3計數器 156
5.3時序邏輯電路設計 173
5.3.13種設計方法 173
5.3.2一般同步時序邏輯電路的設計方法 173
5.4MSI時序邏輯器件的應用 184
5.4.1MSI計數器芯片的應用 184
5.4.2MSI寄存器芯片的應用 191
習題5 193
第6章半導體存儲器和可編程邏輯器件200
引言 200
6.1半導體存儲器 200
6.1.1半導體存儲器的特點 201
6.1.2半導體存儲器的分類 201
6.1.3半導體存儲器的主要技術指標 201
6.2隨機存取存儲器（RAM） 202
6.2.1RAM的結構 202
6.2.2RAM的存儲單元204
6.2.3RAM的應用 206
6.3只讀存儲器（ROM） 209
6.3.1ROM的結構 209
6.3.2掩模式只讀存儲器（固定ROM） 209
6.3.3可編程只讀存儲器（PROM） 211
6.3.4可擦除可編程只讀存儲器（EPROM） 212
6.4存儲器容量的擴展 216
6.5可編程邏輯器件（PLD） 219
6.5.1PLD概述 219
6.5.2可編程陣列邏輯（PAL） 222
6.5.3通用陣列邏輯（GAL） 225
6.5.4復雜可編程邏輯器件（CPLD） 230
6.5.5現場可編程門陣列（FPGA） 236
6.5.6在系統(tǒng)可編程邏輯器件（ISP-PLD）242
6.5.7FPGA和CPLD的比較245
6.5.8FPGA/CPLD的設計流程與開發(fā)工具246
習題6250
第7章數-模與模-數轉換器253
引言 253
7.1D-A轉換器 253
7.1.1D-A轉換器及其主要參數 253
7.1.2權電流型D-A轉換器 255
7.1.3倒T形電阻網絡D-A轉換器 255
7.1.4模擬電子開關 257
7.2A-D轉換器 260
7.2.1A-D轉換的一般工作過程 260
7.2.2并行比較型A-D轉換器 262
7.2.3逐次逼近型A-D轉換器 264
*7.2.4雙積分式A-D轉換器 266
7.2.5A-D轉換器主要技術指標 269
*7.2.6集成A-D轉換器及其應用270
習題7 273
第8章脈沖波形的產生與變換275
引言275
8.1實際的矩形波電壓及其參數 275
8.2集成555定時器276
8.2.1集成555定時器簡介 276
8.2.2集成定時器CC7555的內部邏輯電路 276
8.2.3CC7555的工作原理 277
8.3施密特觸發(fā)器278
8.3.1用555定時器構成施密特觸發(fā)器 278
8.3.2集成施密特觸發(fā)器280
*8.3.3用TTL門組成施密特觸發(fā)器282
8.4單穩(wěn)態(tài)觸發(fā)器283
8.4.1555定時器構成單穩(wěn)態(tài)觸發(fā)器284
8.4.2集成單穩(wěn)態(tài)觸發(fā)器286
*8.4.3用門電路組成的積分型單穩(wěn)態(tài)觸發(fā)器 287
8.5多諧振蕩器289
8.5.1555定時器構成多諧振蕩器290
8.5.2石英晶體振蕩器 293
8.6脈沖信號產生與變換電路綜合應用舉例295
習題8 300
第9章數字電路虛擬實驗與數字系統(tǒng)設計基礎306
引言306
9.1Multisim14.0使用方法簡介306
9.1.1數字電路模擬用虛擬儀表介紹307
9.1.2放置元件的方法311
9.1.3連線操作311
9.1.4基本數字電路分析與設計舉例313
9.1.5基于Multisim的數字系統(tǒng)綜合設計320
9.2數字系統(tǒng)設計基礎330
9.2.1用EDA設計數字系統(tǒng)的一般流程330
9.2.2硬件描述語言Verilog HDL簡介331
9.2.3Verilog HDL的基本元素331
9.2.4Verilog HDL的語法結構334
9.2.5Verilog HDL描述數字邏輯電路舉例341
9.2.6用ModelSim軟件仿真數字系統(tǒng)346
9.2.7基于Verilog HDL語言的數字系統(tǒng)綜合設計350
習題9 358
附錄 359
附錄A美國標準信息交換碼（ASCII） 359
附錄B國內外常用邏輯符號對照表 359
附錄CTTL和CMOS邏輯門電路主要技術參數 362
附錄D二進制邏輯單元圖形符號簡介（GB/T 4728.12—2022）362
D.1二進制邏輯單元圖形符號的組成 362
D.1.1方框362
D.1.2限定符號362
D.2邏輯狀態(tài)及其約定 365
D.2.1內部邏輯狀態(tài)和外部邏輯狀態(tài)365
D.2.2邏輯狀態(tài)和邏輯電平之間的關系365
附錄E國產半導體集成電路型號命名法（GB 3430—1989） 366
E.1型號的組成 366
E.2示例 366
附錄F常用ADC和DAC芯片簡介 367
附錄G電阻器型號、名稱和標稱系列 369
G.1電阻器型號名稱對照 369
G.2電阻器（電位器）標稱系列及其誤差 369
部分習題答案370
參考文獻374
書單推薦
