Altium Designer 22電路設(shè)計(jì)與仿真實(shí)戰(zhàn)從入門到精通
定 價(jià)：99.9 元
- 作者：陳之炎
- 出版時(shí)間：2023/6/1
- ISBN：9787115611475
- 出 版 社：人民郵電出版社
- 中圖法分類：TN410.2
- 頁碼：232
- 紙張：
- 版次：01
- 開本：小16開
2022年，Altium公司在其官網(wǎng)推出了電子電路設(shè)計(jì)軟件Altium Designer 22。與以往的版本相比，Altium Designer 22無論是在原理圖設(shè)計(jì)方面還是在印制電路板（PCB）版圖設(shè)計(jì)方面，都添加了諸多新功能。本書將對這些新功能進(jìn)行解讀，為廣大電子設(shè)計(jì)自動化（EDA）設(shè)計(jì)人員提供新增工具的信息，幫助EDA設(shè)計(jì)人員更快地掌握 Altium Design 22的新功能，以跟上高速發(fā)展的EDA技術(shù)。
本書對Altium Designer 22的功能進(jìn)行全面而詳細(xì)的講解，重點(diǎn)介紹如何利用Altium Designer 22進(jìn)行原理圖設(shè)計(jì)、PCB版圖設(shè)計(jì)、信號完整性分析和混合信號仿真。本書是電子工程師的入門級參考工具書，讀者讀完本書之后，能獨(dú)立完成通用電子電路設(shè)計(jì)。此外，本書精心選編的3個(gè)嵌入式項(xiàng)目實(shí)戰(zhàn)案例（PWM信號電機(jī)驅(qū)動、STM32單片機(jī)控制系統(tǒng)、SAM V71仿真開發(fā)板），分別從不同層面提供具體的設(shè)計(jì)參考，讀者可以根據(jù)實(shí)際設(shè)計(jì)需求選讀。
本書可以作為電子電路相關(guān)專業(yè)的高年級本科生拓展閱讀的資料，也可以作為有志從事電子電路設(shè)計(jì)工作的低年級研究生的入門參考書。對硬件電路技術(shù)感興趣的研發(fā)工程師也適合閱讀本書。
1.本書基于Altium Design 22新版講解，全面詳細(xì)的講解了如何利用Altium Design 22進(jìn)行原理圖設(shè)計(jì)、PCB版圖設(shè)計(jì)以及信號分析仿真。
2.本書適合作為自動化、電氣工程、電子信息及通信工程專業(yè)的教材，也可以作為電路設(shè)計(jì)人員、對硬件電路技術(shù)感興趣的讀者的參考書。
3.本書先從電子電路計(jì)算機(jī)輔助設(shè)計(jì)概念入手，介紹了利用進(jìn)行電子電路設(shè)計(jì)與仿真的方法，利用豐富翔實(shí)的案例，將理論和實(shí)踐相結(jié)合。
4.重點(diǎn)介紹Altium Design 22的使用方法和技巧，在此基礎(chǔ)上分別從初、中、高三個(gè)不同的層面展示了三個(gè)實(shí)戰(zhàn)案例，循序漸進(jìn)的進(jìn)行講解。
陳之炎，北京交通大學(xué)通信與控制工程專業(yè)畢業(yè)，獲得工學(xué)碩士學(xué)位，歷任長城計(jì)算機(jī)軟件與系統(tǒng)公司，大唐微電子公司等企業(yè)的電子工程師。作為硬件電路的主設(shè)計(jì)師，參與到金稅一期，RFID 等項(xiàng)目當(dāng)中，在EDA領(lǐng)域積累了豐富的經(jīng)驗(yàn)；長期擔(dān)任清華數(shù)據(jù)派和大數(shù)據(jù)文摘特約供稿者，發(fā)表過近20萬字的有關(guān)人工智能和大數(shù)據(jù)的譯作，作品被CSDN、知乎等多個(gè)專業(yè)知識共享平臺所轉(zhuǎn)載。著有專著《自然語言處理之BERT 實(shí)戰(zhàn)》。
第 1章 Altium Designer 22概述 001
1.1 Altium Designer 22的新功能 002
1.2 熟悉Altium Designer 22的開發(fā)環(huán)境 004
1.2.1 主菜單 005
1.2.2 活躍工具欄 006
1.2.3 快速訪問工具欄 006
1.2.4 狀態(tài)欄 006
1.2.5 打開文檔和活躍文檔 006
1.2.6 【優(yōu)選項(xiàng)】對話框 007
1.2.7 項(xiàng)目和文件導(dǎo)航欄 007
1.2.8 面板 008
1.2.9 提示信息 008
1.2.10 許可證授權(quán) 009
1.2.11 軟件擴(kuò)展和更新 009
1.2.12 獲取幫助信息 009
1.2.13 Altium Designer 22設(shè)計(jì)術(shù)語表 009
第 2章 原理圖設(shè)計(jì) 011
2.1 電路設(shè)計(jì)的通用流程 011
2.2 創(chuàng)建新項(xiàng)目 014
2.3 添加原理圖 015
2.4 設(shè)置文檔屬性 016
2.5 搜索元器件 016
2.5.1 獲取搜索結(jié)果 016
2.5.2 查找無線電發(fā)射機(jī)元器件 017
2.6 放置無線電發(fā)射機(jī)元器件 025
2.7 原理圖連線 028
2.8 設(shè)置項(xiàng)目選項(xiàng)和動態(tài)編譯 029
2.9 檢查原理圖的電氣特性 029
2.10 項(xiàng)目驗(yàn)證與錯(cuò)誤檢查 033
第3章 PCB版圖設(shè)計(jì) 035
3.1 創(chuàng)建新的PCB文件 035
3.2 設(shè)置PCB的位置和尺寸 036
3.3 設(shè)置默認(rèn)屬性值 039
3.4 遷移設(shè)計(jì) 040
3.5 設(shè)置圖層的顯示方式 041
3.6 柵格設(shè)置 044
3.7 設(shè)置設(shè)計(jì)規(guī)則 046
3.8 元器件定位和放置 052
3.9 交互式布線 055
3.10 PCB設(shè)計(jì)驗(yàn)證 061
3.10.1 設(shè)置違規(guī)顯示方式 062
3.10.2 設(shè)置設(shè)計(jì)規(guī)則檢查器 063
3.10.3 運(yùn)行DRC 064
3.10.4 定位錯(cuò)誤 066
3.11 項(xiàng)目輸出 072
3.11.1 輸出文檔種類 072
3.11.2 獨(dú)立的輸出作業(yè)文件 073
3.11.3 設(shè)置Gerber文件 074
3.11.4 設(shè)置生成驗(yàn)證報(bào)告 077
3.11.5 設(shè)置物料清單 077
3.11.6 輸出物料清單 079
3.12 項(xiàng)目發(fā)布 080
3.13 查看項(xiàng)目歷史 082
3.14 在Web Viewer界面中查看項(xiàng)目 083
3.15 文件批注 085
3.16 項(xiàng)目共享 085
第4章 制作元器件庫 088
4.1 原理圖庫的制作 089
4.1.1 準(zhǔn)備階段 090
4.1.2 創(chuàng)建原理圖符號 090
4.1.3 編輯原理圖符號 092
4.1.4 設(shè)置引腳屬性 092
4.1.5 利用面板創(chuàng)建原理圖符號 094
4.1.6 定義符號屬性 094
4.1.7 原理圖符號生成工具 095
4.2 PCB封裝庫的制作 096
4.2.1 手動創(chuàng)建元器件的PCB封裝 097
4.2.2 利用IPC兼容的封裝向?qū)?chuàng)建元器件封裝 098
4.2.3 利用IPC封裝批量生成器創(chuàng)建元器件封裝 099
4.2.4 利用封裝向?qū)?chuàng)建元器件封裝 100
4.2.5 創(chuàng)建異形焊盤 100
4.2.6 位號和批注字符串 101
4.2.7 驗(yàn)證元器件的封裝 102
4.2.8 更新PCB封裝庫 102
4.2.9 將創(chuàng)建好的元器件封裝發(fā)布到服務(wù)器上 103
4.3 集成庫的制作 103
4.3.1 集成庫的優(yōu)點(diǎn) 103
4.3.2 創(chuàng)建集成庫 104
4.3.3 根據(jù)項(xiàng)目文件創(chuàng)建集成庫文件包 107
4.3.4 修改集成庫 108
4.3.5 集成庫反編譯 108
第5章 信號完整性分析 110
5.1 SI簡介 110
5.1.1 對只有原理圖的項(xiàng)目進(jìn)行SI分析 111
5.1.2 對項(xiàng)目的PCB文檔進(jìn)行SI分析 111
5.2 前期準(zhǔn)備工作 112
5.2.1 使用【Model Assignments】對話框添加SI模型 112
5.2.2 使用【Model Assignments】對話框修改元器件模型 113
5.2.3 保存模型 114
5.2.4 手動為元器件添加SI模型 114
5.2.5 設(shè)置被動元器件 115
5.2.6 設(shè)置IC 115
5.2.7 導(dǎo)入IBIS文件 115
5.2.8 編輯引腳模型 115
5.3 原理圖中的SI設(shè)計(jì)規(guī)則 116
5.4 信號激勵設(shè)計(jì)規(guī)則 117
5.5 PCB的SI設(shè)計(jì)規(guī)則 118
5.6 設(shè)置SI設(shè)置選項(xiàng) 119
5.7 僅原理圖模式下的SI設(shè)置選項(xiàng) 119
5.7.1 使用【Signal Integrity】面板 119
5.7.2 查看篩選結(jié)果 119
5.7.3 選項(xiàng)設(shè)置 121
5.7.4 設(shè)置公差 122
5.8 選定待分析的網(wǎng)絡(luò) 123
5.8.1 選擇待分析的網(wǎng)絡(luò) 123
5.8.2 設(shè)置被干擾源網(wǎng)絡(luò)和干擾源網(wǎng)絡(luò) 123
5.8.3 設(shè)置雙向引腳的方向 123
5.8.4 編輯緩沖區(qū) 124
5.8.5 終端 124
5.8.6 在原理圖上放置終端 125
5.9 進(jìn)行SI分析 125
5.9.1 反射 126
5.9.2 串?dāng)_ 126
5.9.3 使用【W(wǎng)aveform Analysis】窗口 126
5.10 【W(wǎng)aveform Analysis】窗口 127
5.10.1 文檔選項(xiàng) 127
5.10.2 選擇波形 128
5.10.3 在自定義的坐標(biāo)圖中查看波形 128
5.10.4 向坐標(biāo)圖中添加波形 128
5.10.5 編輯新波形 129
5.10.6 保存和召回波形 129
5.10.7 創(chuàng)建新圖表 129
5.10.8 創(chuàng)建FFT圖表 129
5.10.9 創(chuàng)建新坐標(biāo)圖 130
5.10.10 使用【Sim Data】面板 131
第6章 混合信號仿真 132
6.1 SPICE簡介 132
6.2 信號源 134
6.3 通用仿真流程 139
6.3.1 準(zhǔn)備工作 139
6.3.2 運(yùn)行所有分析 151
6.3.3 仿真結(jié)果測量 152
6.4 仿真原理圖設(shè)計(jì) 154
6.4.1 仿真儀表板 154
6.4.2 成功實(shí)現(xiàn)電路仿真的必要條件 155
6.4.3 原理圖中元器件的獲取 156
6.4.4 為原理圖中的元器件添加仿真模型 160
6.5 運(yùn)行仿真 164
6.6 結(jié)果顯示和分析 165
6.7 使用繪圖 166
6.7.1 測量游標(biāo) 168
6.7.2 定義數(shù)學(xué)表達(dá)式 169
6.7.3 添加新坐標(biāo)圖 169
6.8 SPICE網(wǎng)表 170
第7章 高速PCB設(shè)計(jì) 175
7.1 高速PCB設(shè)計(jì)簡介 175
7.2 高速PCB堆疊設(shè)計(jì)和阻抗計(jì)算 176
7.2.1 PCB材料選擇、層數(shù)目和板材厚度 176
7.2.2 電氣系統(tǒng)中的傳輸線損耗 177
7.2.3 不同射頻PCB材料的比較 179
7.2.4 高速PCB的阻抗控制 181
7.3 高速PCB設(shè)計(jì)的注意事項(xiàng) 183
7.3.1 高速PCB的布局規(guī)劃 183
7.3.2 SI設(shè)計(jì) 183
7.3.3 高速PCB布線 184
7.3.4 PI 184
第8章 PWM信號電機(jī)驅(qū)動 185
8.1 繪制原理圖 185
8.1.1 創(chuàng)建新項(xiàng)目 186
8.1.2 添加原理圖 186
8.1.3 設(shè)置文檔屬性 187
8.1.4 查找并獲取元器件 187
8.1.5 放置元器件 188
8.1.6 原理圖連線 189
8.1.7 動態(tài)編譯 189
8.1.8 設(shè)置錯(cuò)誤檢查條件 189
8.1.9 進(jìn)行項(xiàng)目驗(yàn)證與錯(cuò)誤檢查 192
8.2 繪制PCB版圖 192
8.2.1 創(chuàng)建PCB文件 192
8.2.2 設(shè)置PCB的形狀和位置 192
8.2.3 設(shè)置PCB的默認(rèn)屬性 193
8.2.4 遷移設(shè)計(jì) 193
8.2.5 設(shè)置圖層顯示方式 194
8.2.6 柵格設(shè)置 194
8.2.7 設(shè)置設(shè)計(jì)規(guī)則 194
8.2.8 元器件定位和放置 195
8.2.9 交互式布線 196
8.3 PCB設(shè)計(jì)驗(yàn)證 197
8.3.1 設(shè)置違規(guī)顯示方式 197
8.3.2 設(shè)置設(shè)計(jì)規(guī)則檢查器 197
8.3.3 運(yùn)行DRC 197
8.3.4 定位錯(cuò)誤 197
8.4 項(xiàng)目輸出 197
8.4.1 創(chuàng)建輸出作業(yè)文件 197
8.4.2 設(shè)置Gerber文件 198
8.4.3 設(shè)置物料清單 198
8.4.4 輸出物料清單 198
8.5 項(xiàng)目發(fā)布 198
第9章 STM32單片機(jī)控制系統(tǒng) 199
9.1 繪制原理圖 199
9.1.1 創(chuàng)建新項(xiàng)目 200
9.1.2 添加原理圖 200
9.1.3 設(shè)置文檔屬性 200
9.1.4 查找并獲取元器件 201
9.1.5 放置元器件 201
9.1.6 原理圖連線 202
9.1.7 動態(tài)編譯 203
9.1.8 設(shè)置錯(cuò)誤檢查條件 203
9.1.9 進(jìn)行項(xiàng)目驗(yàn)證與錯(cuò)誤檢查 205
9.2 繪制PCB版圖 205
9.2.1 創(chuàng)建PCB文件 205
9.2.2 設(shè)置PCB的形狀和位置 206
9.2.3 設(shè)置PCB的默認(rèn)屬性 206
9.2.4 遷移設(shè)計(jì) 206
9.2.5 設(shè)置圖層顯示方式 207
9.2.6 柵格設(shè)置 207
9.2.7 設(shè)置設(shè)計(jì)規(guī)則 208
9.2.8 元器件定位和放置 209
9.2.9 交互式布線 210
9.3 PCB設(shè)計(jì)驗(yàn)證 210
9.3.1 設(shè)置違規(guī)顯示方式 210
9.3.2 設(shè)置設(shè)計(jì)規(guī)則檢查器 211
9.3.3 運(yùn)行DRC 211
9.3.4 定位錯(cuò)誤 211
9.4 項(xiàng)目輸出 211
9.4.1 創(chuàng)建輸出作業(yè)文件 211
9.4.2 設(shè)置Gerber文件 211
9.4.3 設(shè)置物料清單 211
9.4.4 輸出物料清單 212
9.5 項(xiàng)目發(fā)布 213
第 10章 SAM V71仿真開發(fā)板 214
10.1 繪制原理圖 214
10.1.1 創(chuàng)建新項(xiàng)目 215
10.1.2 添加原理圖 215
10.1.3 設(shè)置文檔屬性 215
10.1.4 繪制頂層原理圖 216
10.1.5 查找并獲取元器件 218
10.1.6 放置元器件 219
10.1.7 原理圖連線 219
10.1.8 動態(tài)編譯 221
10.1.9 設(shè)置錯(cuò)誤檢查條件 221
10.1.10 進(jìn)行項(xiàng)目驗(yàn)證與錯(cuò)誤檢查 223
10.2 繪制PCB版圖 223
10.2.1 創(chuàng)建PCB文件 223
10.2.2 設(shè)置PCB的形狀和位置 223
10.2.3 設(shè)置PCB的默認(rèn)屬性 224
10.2.4 遷移設(shè)計(jì) 224
10.2.5 設(shè)置圖層顯示方式 224
10.2.6 柵格設(shè)置 226
10.2.7 設(shè)置設(shè)計(jì)規(guī)則 226
10.2.8 元器件定位和放置 227
10.2.9 交互式布線 228
10.3 PCB設(shè)計(jì)驗(yàn)證 229
10.3.1 設(shè)置違規(guī)顯示方式 229
10.3.2 設(shè)置設(shè)計(jì)規(guī)則檢查器 229
10.3.3 運(yùn)行DRC 230
10.3.4 定位錯(cuò)誤 230
10.4 項(xiàng)目輸出 230
10.4.1 創(chuàng)建輸出作業(yè)文件 230
10.4.2 設(shè)置Gerber文件 230
10.4.3 設(shè)置物料清單 230
10.4.4 輸出物料清單 230
10.5 項(xiàng)目發(fā)布 232
書單推薦
