"《融合數字電路與存內計算的高能效神經網絡處理器（英文版）》從純數字電路和融合存內計算的高能效神經網絡處理器兩個角度開展了四項主要的研究工作。
在數字電路神經網絡處理器層面，一方面針對傳統(tǒng)架構數據復用優(yōu)化不充分的問題，提出了針對特定卷積核優(yōu)化的卷積神經網絡處理器 KOP3。另一方面，針對不規(guī)則稀疏網絡壓縮技術引起的顯著額外功耗面積開銷，采用結構化頻域壓縮算法 CirCNN，提出整體并行-比特串行的 FFT 電路、低功耗分塊轉置 TRAM 和頻域二維數據復用陣列，以規(guī)則的方式壓縮了存儲和計算量。設計并流片驗證的 STICKER-T芯片實現(xiàn)了面積效率和能量效率的提升。在融合數字電路與存內計算的神經網絡處理器層面，融合了數字電路的靈活性和存內計算 IP 的高能效特性，進一步提升能量效率。一方面通過分塊結構化權重稀疏與激活值動態(tài)稀疏、核心內/外高效數據復用與網絡映射策略、支持動態(tài)關斷 ADC 的存內計算 IP，設計流片了存內計算系統(tǒng)芯片 STICKER-IM，在存內計算芯片中實現(xiàn)了稀疏壓縮技術。另一方面，進一步針對現(xiàn)有工作與大模型實際應用之間的差距，指出了大模型權重更新引起的性能下降和稀疏利用不充分等問題，提出了組相聯(lián)分塊稀疏電路、乒乓存內計算電路和可調采樣精度 ADC 技術。設計并流片驗證的STICKER-IM2 芯片考慮了存內計算的權重更新代價，實現(xiàn)了 ImageNet 數據集上的高能效和較高準確率驗證。"