數(shù)字設(shè)計(jì)和計(jì)算機(jī)體系結(jié)構(gòu)(原書(shū)第2版)
定 價(jià):89 元
叢書(shū)名:計(jì)算機(jī)科學(xué)叢書(shū)
- 作者:(美)戴維?莫尼?哈里斯
- 出版時(shí)間:2016/4/15
- ISBN:9787111534518
- 出 版 社:機(jī)械工業(yè)出版社
- 中圖法分類(lèi):TN79
- 頁(yè)碼:480
- 紙張:膠版紙
- 版次:1
- 開(kāi)本:16開(kāi)
本書(shū)以一種流行的方式介紹了從計(jì)算機(jī)組織和設(shè)計(jì)到更細(xì)節(jié)層次的內(nèi)容,涵蓋了數(shù)字邏輯設(shè)計(jì)的主要內(nèi)容,展示了使用VHDL和Verilog這兩種主要硬件描述語(yǔ)言設(shè)計(jì)MIPS處理器的技術(shù)細(xì)節(jié),并通過(guò)MIPS微處理器的設(shè)計(jì)強(qiáng)化數(shù)字邏輯的概念。本書(shū)的典型特色是將數(shù)字邏輯和計(jì)算機(jī)體系結(jié)構(gòu)融合,教學(xué)內(nèi)容反映了當(dāng)前數(shù)字電路設(shè)計(jì)的主流方法,并突出計(jì)算機(jī)體系結(jié)構(gòu)的工程特點(diǎn),書(shū)中的大量示例及習(xí)題也可以加強(qiáng)讀者對(duì)基本概念和技術(shù)的理解和記憶。
目錄
Digital Design and Computer Architecture,Second Edition
出版者的話
譯者序
本書(shū)贊譽(yù)
前言
第1章二進(jìn)制1
11課程計(jì)劃1
12控制復(fù)雜性的藝術(shù)1
121抽象1
122約束2
123三Y原則3
13數(shù)字抽象3
14數(shù)制4
141十進(jìn)制數(shù)4
142二進(jìn)制數(shù)5
143十六進(jìn)制數(shù)6
144字節(jié)、半字節(jié)和全字7
145二進(jìn)制加法8
146有符號(hào)的二進(jìn)制數(shù)8
15邏輯門(mén)10
151非門(mén)11
152緩沖器11
153與門(mén)11
154或門(mén)11
155其他兩輸入邏輯門(mén)11
156多輸入門(mén)12
16數(shù)字抽象13
161電源電壓13
162邏輯電平13
163噪聲容限13
164直流電壓傳輸特性14
165靜態(tài)約束15
17CMOS晶體管*16
171半導(dǎo)體16
172二極管17
173電容17
174nMOS和pMOS晶體管17
175CMOS非門(mén)19
176其他CMOS邏輯門(mén)19
177傳輸門(mén)20
178類(lèi)nMOS邏輯20
18功耗*21
19總結(jié)和展望22
習(xí)題22
面試問(wèn)題28
第2章組合邏輯設(shè)計(jì)29
21引言29
22布爾表達(dá)式31
221術(shù)語(yǔ)31
222與或式31
223或與式32
23布爾代數(shù)33
231公理33
232單變量定理33
233多變量定理34
234定理的統(tǒng)一證明方法35
235等式化簡(jiǎn)36
24從邏輯到門(mén)37
25多級(jí)組合邏輯39
251減少硬件39
252推氣泡40
26X和Z41
261非法值X41
262浮空值Z41
27卡諾圖42
271畫(huà)圈的原理43
272卡諾圖化簡(jiǎn)邏輯44
273無(wú)關(guān)項(xiàng)46
274小結(jié)47
28組合邏輯模塊47
281復(fù)用器47
282譯碼器50
29時(shí)序51
291傳播延遲和最小延遲51
292毛刺54
210總結(jié)55
習(xí)題55
面試問(wèn)題60
第3章時(shí)序邏輯設(shè)計(jì)61
31引言61
32鎖存器和觸發(fā)器61
321SR鎖存器62
322D鎖存器63
323D觸發(fā)器64
324寄存器64
325帶使能端的觸發(fā)器65
326帶復(fù)位功能的觸發(fā)器65
327晶體管級(jí)鎖存器和觸發(fā)器的設(shè)計(jì)*66
328小結(jié)66
33同步邏輯設(shè)計(jì)67
331一些有問(wèn)題的電路67
332同步時(shí)序電路68
333同步電路和異步電路70
34有限狀態(tài)機(jī)70
341有限狀態(tài)機(jī)設(shè)計(jì)實(shí)例70
342狀態(tài)編碼74
343Moore型狀態(tài)機(jī)和Mealy型狀態(tài)機(jī)76
344狀態(tài)機(jī)的分解79
345由電路圖導(dǎo)出狀態(tài)機(jī)80
346有限狀態(tài)機(jī)小結(jié)82
35時(shí)序邏輯的時(shí)序82
351動(dòng)態(tài)約束83
352系統(tǒng)時(shí)序83
353時(shí)鐘偏移*87
354亞穩(wěn)態(tài)88
355同步器89
356分辨時(shí)間的推導(dǎo)*90
36并行92
37總結(jié)94
習(xí)題95
面試問(wèn)題100
第4章硬件描述語(yǔ)言101
41引言101
411模塊101
412硬件描述語(yǔ)言的起源101
413模擬和綜合102
42組合邏輯104
421位運(yùn)算符104
422注釋和空白104
423縮位運(yùn)算符106
424條件賦值106
425內(nèi)部變量106
426優(yōu)先級(jí)109
427數(shù)字109
428Z和X110
429位混合111
4210延遲112
43結(jié)構(gòu)化建模113
44時(shí)序邏輯115
441寄存器115
442復(fù)位寄存器115
443帶使能端的寄存器116
444多寄存器116
445鎖存器119
45更多組合邏輯119
451case語(yǔ)句120
452if語(yǔ)句122
453帶有無(wú)關(guān)項(xiàng)的真值表122
454阻塞賦值和非阻塞賦值124
46有限狀態(tài)機(jī)127
47數(shù)據(jù)類(lèi)型*130
471SystemVerilog130
472VHDL131
48參數(shù)化模塊*133
49測(cè)試程序135
410總結(jié)138
習(xí)題138
面試問(wèn)題145
第5章數(shù)字模塊146
51引言146
52算術(shù)電路146
521加法146
522減法151
523比較器152
524算術(shù)邏輯單元153
525移位器和循環(huán)移位器154
526乘法*155
527除法*156
528補(bǔ)充閱讀156
53數(shù)制157
531定點(diǎn)數(shù)157
532浮點(diǎn)數(shù)*157
54時(shí)序電路模塊160
541計(jì)數(shù)器160
542移位寄存器160
55存儲(chǔ)器陣列162
551概述162
552動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器164
553靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器165
554面積和延遲165
555寄存器文件165
556只讀存儲(chǔ)器165
557使用存儲(chǔ)器陣列的邏輯167
558存儲(chǔ)器HDL167
56邏輯陣列168
561可編程邏輯陣列169
562現(xiàn)場(chǎng)可編程邏輯門(mén)陣列169
563陣列實(shí)現(xiàn)*173
57總結(jié)174
習(xí)題174
面試問(wèn)題180
第6章體系結(jié)構(gòu)181
61引言181
62匯編語(yǔ)言182
621指令182
622操作數(shù):寄存器、存儲(chǔ)器和常數(shù)183
63機(jī)器語(yǔ)言187
631R類(lèi)型指令187
632l類(lèi)型指令188
633J類(lèi)型指令189
634解釋機(jī)器語(yǔ)言代碼189
635存儲(chǔ)程序189
64編程190
641算術(shù)/邏輯指令190
642分支193
643條件語(yǔ)句194
644循環(huán)195
645數(shù)組197
646函數(shù)調(diào)用200
65尋址方式206
66編譯、匯編和裝入208
661內(nèi)存映射208
662轉(zhuǎn)換成二進(jìn)制代碼和開(kāi)始執(zhí)行程序209
67其他主題*211
671偽指令211
672異常212
673有符號(hào)指令和無(wú)符號(hào)指令212
674浮點(diǎn)指令213
68從現(xiàn)實(shí)世界看:x86結(jié)構(gòu)*214
681x86寄存器215
682x86操作數(shù)215
683狀態(tài)標(biāo)志216
684x86指令集216
685x86指令編碼218
686x86的其他特性219
687小結(jié)219
69總結(jié)219
習(xí)題220
面試問(wèn)題227
第7章微體系結(jié)構(gòu)228
71引言228
711體系結(jié)構(gòu)狀態(tài)和指令集228
712設(shè)計(jì)過(guò)程229
713MIPS微體系結(jié)構(gòu)230
72性能分析230
73單周期處理器231
731單周期數(shù)據(jù)路徑231
732單周期控制235
733更多指令237
734性能分析239
74多周期處理器240
741多周期數(shù)據(jù)路徑240
742多周期控制244
743更多指令252
744性能分析254
75流水線處理器255
751流水線數(shù)據(jù)路徑257
752流水線控制258
753沖突258
754更多指令269
755性能分析269
76硬件描述語(yǔ)言表示*270
761單周期處理器270
762通用模塊274
763基準(zhǔn)測(cè)試程序276
77異常*279
78高級(jí)微體系結(jié)構(gòu)*281
781深流水線282
782分支預(yù)測(cè)282
783超標(biāo)量處理器284
784亂序處理器285
785寄存器重命名287
786單指令流多數(shù)據(jù)288
787多線程288
788同構(gòu)多處理器289
789異構(gòu)多處理器289
79從現(xiàn)實(shí)世界看:x86微體系結(jié)構(gòu)*290
710總結(jié)295
習(xí)題296
面試問(wèn)題300
第8章存儲(chǔ)器和輸入/輸出系統(tǒng)301
81引言301
82存儲(chǔ)器系統(tǒng)性能分析304
83高速緩存305
831高速緩存中存放的數(shù)據(jù)305
832高速緩存中的數(shù)據(jù)查找305
833數(shù)據(jù)的替換311
834高級(jí)高速緩存設(shè)計(jì)*312
835MIPS高速緩存的發(fā)展*314
84虛擬存儲(chǔ)器315
841地址轉(zhuǎn)換316
842頁(yè)表317
843轉(zhuǎn)換后備緩沖器318
844存儲(chǔ)器保護(hù)319
845替換策略*319
846多級(jí)頁(yè)表*319
85I/O簡(jiǎn)介321
86嵌入式I/O系統(tǒng)322
861PIC32MX675F512H微控制器322
862通用數(shù)字I/O326
863串行I/O328
864計(jì)時(shí)器336
865中斷337
866模擬I/O339
867其他微控制器外設(shè)343
87PC I/O系統(tǒng)358
871USB359
872PCI和PCI Express360
873DDR3內(nèi)存360
874網(wǎng)絡(luò)360
875SATA361
876連接到PC361
88從現(xiàn)實(shí)世界看:x86存儲(chǔ)器和I/O系統(tǒng)*363
881x86高速緩存系統(tǒng)363
882x86虛擬存儲(chǔ)器364
883x86可編程I/O365
89總結(jié)365
后記365
習(xí)題365
面試問(wèn)題371
附錄A數(shù)字系統(tǒng)實(shí)現(xiàn)372
附錄BMIPS指令396
附錄CC語(yǔ)言編程400
附錄DMIPS處理器的FPGA實(shí)現(xiàn)433
補(bǔ)充閱讀452
索引454