第1章  數(shù)制與碼制
1.1 數(shù)字信號與數(shù)字電路
1.2 數(shù)制
1.3 數(shù)制轉(zhuǎn)換
1.4 編碼
1.4.1 二-十進制代碼
1.4.2 格雷碼
1.4.3 美國信息交換標準代碼
1.4.4 二進制原碼、反碼和補碼
本章小結(jié)
習題

第2章  邏輯函數(shù)及其化簡
2.1 概述
2.2 基本邏輯運算
2.2.1 三種基本邏輯運算
2.2.2 復合邏輯運算
2.3 邏輯函數(shù)
2.3.1 邏輯問題的描述
2.3.2 邏輯函數(shù)相等
2.3.3 邏輯代數(shù)的常見公式
2.3.4 邏輯代數(shù)的基本規(guī)則
2.4 邏輯函數(shù)的標準表達式
2.4.1 標準與或式
2.4.2 標準或與式
2.5 邏輯函數(shù)的化簡方法
2.5.1 邏輯函數(shù)的公式化簡法
2.5.2 卡諾圖化簡法
本章小結(jié)
習題

第3章  集成邏輯門電路
3.1 概述
3.2 mos晶體管
3.2.1 mos管的分類
3.2.2  mos管的開關(guān)特性
3.3 cmos反相器
3.3.1 cmos反相器的結(jié)構(gòu)及工作原理
3.3.2 cmos反相器的電氣特性和參數(shù)
3.4 cmos邏輯門電路
3.4.1 cmos與非門和或非門
3.4.2 cmos傳輸門
3.4.3 三態(tài)輸出和漏極開路輸出的cmos門電路
3.5 雙極型晶體管的開關(guān)特性及應(yīng)用
3.5.1 雙極型二極管的開關(guān)特性和二極管門電路
3.5.2 雙極型三極管的開關(guān)特性和反相器電路
3.6 t1l邏輯門電路
3.6.1 肖特基晶體管
3.6.2 tyl與非門和tfl或非門
3.6.3 tfl集電極開路門和三態(tài)輸出門
*3.6.4 bicmos門電路
*3.7 ecl邏輯門電路
本章小結(jié)
習題

第4章  組合邏輯電路
4.1 概述
4.2 組合邏輯電路的分析和設(shè)計方法
4.2.1 組合邏輯電路的分析
4.2.2 組合邏輯電路的設(shè)計
4.3 常用中規(guī)模組合模塊的功能與應(yīng)用
4.3.1 加法器
4.3.2 編碼器
4.3.3 譯碼器
4.3.4 數(shù)據(jù)選擇器
4.3.5 數(shù)值比較器
4.4 組合邏輯電路的競爭冒險
4.4.1 競爭冒險現(xiàn)象及分類
4.4.2 競爭冒險的判斷
4.4.3 競爭冒險的消除
本章小結(jié)
習題

第5章  觸發(fā)器
5.1 概述
5.2 基本rs觸發(fā)器
5.2.1 基本rs觸發(fā)器的電路組成和工作原理
5.2.2 基本rs觸發(fā)器的功能描述
5.3 同步觸發(fā)器
5.3.1 同步ks觸發(fā)器
5.3.2 同步j(luò)k觸發(fā)器
5.3.3 同步o觸發(fā)器
5.3.4 同步了觸發(fā)器
5.3.5 電子觸發(fā)方式的工作特性
5.4 主從觸發(fā)器
5.4.1 主從rs觸發(fā)器
5.4.2 主從jk觸發(fā)器
5.5 邊沿觸發(fā)器
5.5.1 維持-阻塞觸發(fā)器
5.5.2 下降沿觸發(fā)的邊沿觸發(fā)器
5.5.3 cmos傳輸門構(gòu)成的邊沿觸發(fā)器
5.6 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的轉(zhuǎn)換
本章小結(jié)
習題

第6章  時序邏輯電路
6.1 概述
6.1.1 時序邏輯電路特點及組成
6.1.2 時序邏輯電路分類
6.1.3 時序邏輯電路的表示方法
6.2 時序邏輯電路的分析和設(shè)計方法
6.2.1 時序邏輯電路分析
6.2.2 時序邏輯電路設(shè)計
6.3 常用時序邏輯電路
6.3.1 計數(shù)器
6.3.2 寄存器和移位寄存器
6.3.3 序列信號發(fā)生器
本章小結(jié)
習題

第7章  半導體存儲器
7.1 概述
7.2 半導體存儲器基礎(chǔ)
7.2.1 半導體存儲器的分類
7.2.2 半導體存儲器的主要技術(shù)指標
7.3 只讀存儲器（rom）
7.3.1 固定rom
7.3.2 可編程rom
7.3.3 rom的應(yīng)用
7.4 隨機存取存儲器（ram）
7.4.1 ram的結(jié)構(gòu)
7.4.2  ram的存儲單元
7.4.3 ram集成芯片intel2114
7.5 存儲容量的擴展
7.5.1 位擴展
7.5.2 字擴展
7.5.3 字和位擴展
本章小結(jié)
習題

第8章  可編程邏輯器件
8.1 可編程邏輯器件（pld）概述
8.1.1 可編程asic簡介
8.1.2 pld的發(fā)展和分類
8.2 pld的基本結(jié)構(gòu)
8.2.1 可編程陣列
8.2.2 宏單元
8.2.3 簡單可編程邏輯器件（spld）
8.2.4 復雜可編程邏輯器件（cpld）
8.3 現(xiàn)場可編程門陣列（fpga）
8.3.1  fpga的基本結(jié)構(gòu)
8.3.2 編程數(shù)據(jù)的裝載
8.3.3  fpga和cpld的比較
8.4 在系統(tǒng)可編程（isp）
8.4.1  isplsll032的結(jié)構(gòu)
8.4.2 編程原理
8.5 pix）的開發(fā)
8.5.1 開發(fā)軟件和具體設(shè)計步驟
8.5.2  vhdl文本方式設(shè)計
本章小結(jié)
習題

第9章  脈沖波形的產(chǎn)生和整形
9.1 概述
9.1.1 脈沖信號
9.1.2 脈沖電路
9.2.1 施密特觸發(fā)器
9.2.2 單穩(wěn)態(tài)觸發(fā)器
9.2.3 多諧振蕩器
9.3 555定時器及其應(yīng)用
9.3.1 555定時器的電路結(jié)構(gòu)
9.3.2 用555定時器構(gòu)成施密特觸發(fā)器
9.3.3 用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
9.3.4 用555定時器構(gòu)成多諧振蕩器
本章小結(jié)
習題

第10章  數(shù)模和模數(shù)轉(zhuǎn)換器
10.1 概述
10.2  A／D轉(zhuǎn)換器
10.2.1  A／D轉(zhuǎn)換器的工作原理
10.2.2  A／D轉(zhuǎn)換器的主要類型和電路特點
10.2.3  A／D轉(zhuǎn)換器的主要技術(shù)指標
10.3 d／A轉(zhuǎn)換器
10.3.1  D／A轉(zhuǎn)換器的工作原理
10.3.2  D／A轉(zhuǎn)換器的主要類型和電路特點
10.3.3  D／A轉(zhuǎn)換器的主要技術(shù)指標
10.4  A／D轉(zhuǎn)換器和D／A轉(zhuǎn)換器的主要應(yīng)用
10.4.1 數(shù)字處理系統(tǒng)
10.4.2 數(shù)據(jù)傳輸系統(tǒng)
本章小結(jié)
習題
參考文獻