第2章  門  電  路
【教學(xué)目標(biāo)】
通過(guò)本章的學(xué)習(xí)，熟悉數(shù)字電路中常用開(kāi)關(guān)器件(二極管、三極管與場(chǎng)效應(yīng)管)的開(kāi)關(guān)特性，了解分立元件邏輯門電路的一般結(jié)構(gòu)和邏輯功能。重點(diǎn)掌握CMOS與TTL集成邏輯門電路的結(jié)構(gòu)、工作原理與性能。在此基礎(chǔ)上全面掌握集成邏輯門的使用方法，為后續(xù)進(jìn)行數(shù)字電路分析與設(shè)計(jì)打下基礎(chǔ)。
 
本章首先介紹三種器件的開(kāi)關(guān)工作特性以及用三種器件組成的基本邏輯門電路的邏輯功能。2.3節(jié)和2.4節(jié)分別介紹目前廣泛使用的TTL門電路和CMOS門電路，重點(diǎn)討論兩種邏輯電路的外部特性，為實(shí)際使用這些器件打下必要的基礎(chǔ)。本章系統(tǒng)講述了數(shù)字電路的基本邏輯單元電路——門電路，包括與門、或門、非門、與非門、或非門、與或非門、異或門、三態(tài)門、OC門、OD門等，它們屬于小規(guī)模集成電路。
概    述 
在數(shù)字系統(tǒng)中，目前廣泛使用了半導(dǎo)體集成電路。數(shù)字集成電路是采用外延生長(zhǎng)、光刻、氧化物生成及離子注入等技術(shù)，將晶體管、電阻、電容等元件和內(nèi)部電路連線一起做在一塊半導(dǎo)體基片上構(gòu)成的完整的電路單元。它通常封裝在外殼內(nèi)，做成獨(dú)立的器件。其中，用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合運(yùn)算的單元電路稱為門電路。
數(shù)字集成電路按其內(nèi)部有源器件的不同可以分為兩類：一類是絕緣柵場(chǎng)效應(yīng)管集成電路，或稱金屬-氧化物-半導(dǎo)體(MOS)集成電路；另一類是雙極型晶體管集成電路，又稱晶體管-晶體管(TTL)集成電路。如同樣是與非門，有CMOS與非門和TTL與非門之分，它們的邏輯功能是一樣的，但其特性參數(shù)有差異。目前兩類產(chǎn)品在市場(chǎng)上都有大量供應(yīng)，因此分析這兩類門電路特性參數(shù)的目的是在實(shí)際使用門電路時(shí)，能根據(jù)實(shí)際要求正確、合適地選擇和使用它們。MOS集成電路的優(yōu)點(diǎn)是集成度高、功耗低；TTL集成電路的優(yōu)點(diǎn)是工作速度快、驅(qū)動(dòng)能力強(qiáng)，缺點(diǎn)是功耗大、集成度較低。
數(shù)字集成電路按其集成度可分為：小規(guī)模集成電路(Small Scale Integration，SSI)，集成10～20個(gè)元件(10～20個(gè)等效門)；中規(guī)模集成電路(Medium ScaleIntegration，MSI)，集成100～1000個(gè)元件(20～100個(gè)等效門)；大規(guī)模集成電路(Large Scale Integration，LSI)，集成1000～10000個(gè)元件(100～1000個(gè)等效門)；超大規(guī)模集成電路(Very Large Scale Integration，VLSI)，集成10000個(gè)元件(1000個(gè)等效門)以上。目前超大規(guī)模集成電路基本上都是MOS集成電路，其工作速度不斷提高，并且已經(jīng)接近雙極型集成電路的工作速度。
數(shù)字電路中，用高、低電平分別表示二值邏輯的1和0兩種邏輯狀態(tài)，這是邏輯電路中的“正邏輯”；如果反過(guò)來(lái)用高、低電平分別表示二值邏輯的0和1兩種邏輯狀態(tài)，則稱為邏輯電路的“負(fù)邏輯”。如無(wú)特殊說(shuō)明，本書(shū)將一直采用正邏輯。如何將連續(xù)的電壓量變成分立的兩個(gè)值呢？可取定一個(gè)分界電平，即門檻電平，大于稱為高電平，小于則稱為低電平。由于在分界處附近電路容易受干擾信號(hào)作用而不穩(wěn)定，因此應(yīng)該是一個(gè)范圍而不是一個(gè)值。在電路實(shí)際工作中，只要能區(qū)分出高、低電平，就可以知道它所表示的邏輯狀態(tài)，故高、低電平都有一個(gè)允許的范圍。同時(shí)，高、低電平也不是無(wú)限高或者無(wú)限低的，通常高電平不能高于正的電源電壓，低電平不能低于地電平，如圖2.1所示。正因?yàn)槿绱�，�?shù)字電路無(wú)論是對(duì)元器件參數(shù)精度的要求還是對(duì)供電電源穩(wěn)定度的要求，都比模擬電路低一些�；蛘哒f(shuō)這是數(shù)字電路比模擬電路相對(duì)穩(wěn)定的原因之一。
可以用互補(bǔ)開(kāi)關(guān)電路來(lái)獲得高、低輸出電平，如圖2.2所示。圖2.2中，開(kāi)關(guān)S1和S2由半導(dǎo)體三極管組成，只要能通過(guò)輸入信號(hào)控制三極管工作在飽和導(dǎo)通和截止兩個(gè)狀態(tài)，即可以起到開(kāi)關(guān)的作用。在圖2.2所示電路中，兩個(gè)開(kāi)關(guān)S1和S2的通斷雖然受同一個(gè)輸入信號(hào)的控制，但是它們的開(kāi)關(guān)狀態(tài)相反。若輸入信號(hào)使S1導(dǎo)通，則S2為截止?fàn)顟B(tài)，輸出信號(hào)為高電平；若輸入信號(hào)使S1截止，則S2為導(dǎo)通狀態(tài)，輸出信號(hào)為低電平�？梢�(jiàn)，電路中總有一個(gè)開(kāi)關(guān)是斷開(kāi)的，所以電路中始終沒(méi)有同時(shí)通過(guò)S1和S2的電流，電路功耗非常小。因此，這種互補(bǔ)式開(kāi)關(guān)電路在數(shù)字集成電路中得到了廣泛應(yīng)用。
 
 
圖2.1  高、低電平及正邏輯與負(fù)邏輯
圖2.2  獲得高、低電平的開(kāi)關(guān)電路
 
2.1  邏輯門電路中的開(kāi)關(guān)器件 
由圖2.1可知，輸入電壓與邏輯值的關(guān)系是非線性的，所以可選擇二極管、三極管及場(chǎng)效應(yīng)管等非線性元件實(shí)現(xiàn)基本邏輯功能。對(duì)于理想開(kāi)關(guān)，當(dāng)開(kāi)關(guān)閉合時(shí)，開(kāi)關(guān)電阻，開(kāi)關(guān)電壓；當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，，經(jīng)過(guò)開(kāi)關(guān)的電流；電路轉(zhuǎn)換所用時(shí)間。本節(jié)討論二極管、三極管以及MOS管等電子器件的開(kāi)關(guān)特性。 
2.1.1  二極管及其開(kāi)關(guān)特性 
1. 二極管的開(kāi)關(guān)狀態(tài)
半導(dǎo)體二極管相當(dāng)于一個(gè)受外加電壓控制的開(kāi)關(guān)，當(dāng)外加一定的正向電壓時(shí)導(dǎo)通，外加反向電壓時(shí)截止，其伏安特性曲線如圖2.3所示。二極管處于正向?qū)�通區(qū)時(shí)相當(dāng)于開(kāi)關(guān)的導(dǎo)通狀態(tài)，二極管處于反向截止區(qū)時(shí)相當(dāng)于開(kāi)關(guān)的截止?fàn)顟B(tài)。用二極管代替圖2.2中的開(kāi)關(guān)S1，可以得到如圖2.4所示的二極管開(kāi)關(guān)電路。
 
 
圖2.3  二極管的伏安特性曲線
圖2.4  二極管開(kāi)關(guān)電路
假定輸入信號(hào)的高電平，低電平，二極管VD導(dǎo)通時(shí)的正向電阻為，反向內(nèi)阻為無(wú)窮大。當(dāng)時(shí)，VD截止，輸出電平；當(dāng)時(shí)，VD導(dǎo)通，，這里假設(shè)使用了硅二極管，取其導(dǎo)通電壓為0.7 V，則V。
可見(jiàn)，用輸入電平信號(hào)的高、低電平可以控制二極管的開(kāi)關(guān)狀態(tài)，從而在輸出端得到相應(yīng)的高、低電平信號(hào)。在上面的分析中，假定VD的反向內(nèi)阻為無(wú)窮大，但是從二極管伏安特性曲線中可以看出，加反向電壓時(shí)會(huì)有微弱的漏電流流過(guò)二極管，因此開(kāi)關(guān)截止時(shí)的電阻不是無(wú)限大。另外，正向?qū)�通時(shí)的電阻往往也不能忽略。
2. 二極管的反向恢復(fù)時(shí)間
電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)，即加到二極管兩端的電壓突然反向時(shí)，電路狀態(tài)不能瞬間改變。如圖2.5所示，外加輸入反向電壓突然變成正向時(shí)，要等到PN結(jié)內(nèi)建立起足夠的電荷梯度后才開(kāi)始有擴(kuò)散電流形成，所以正向?qū)�通電流的建立要滯后一些。而�?dāng)輸入正向電壓突然變成反向時(shí)，由于PN結(jié)中還有一定數(shù)量的存儲(chǔ)電荷，所以有較大的瞬態(tài)反向電流，隨著存儲(chǔ)電荷的消散，反向電流迅速衰減并趨近于穩(wěn)態(tài)時(shí)的反向漏電流。圖2.5中的反向電流脈沖反映了這一特性。瞬態(tài)反向電流的大小和持續(xù)時(shí)間的長(zhǎng)短與正向?qū)�通時(shí)電流的大小、反向電壓的大小、外電路電阻的阻值大小以及二極管本身的特性有關(guān)。
反向電流持續(xù)的時(shí)間用反向恢復(fù)時(shí)間表示，同時(shí)也是二極管作為開(kāi)關(guān)使用時(shí)的開(kāi)關(guān)時(shí)間。定義為反向電流從其峰值衰減到峰值的十分之一所經(jīng)過(guò)的時(shí)間，通常在幾納秒以內(nèi)。
2.1.2  三極管及其開(kāi)關(guān)特性
三極管有三種工作狀態(tài)：截止、放大和飽和。在數(shù)字電路中常常使三極管處在截止或者飽和導(dǎo)通狀態(tài)。
1. 三極管的開(kāi)關(guān)狀態(tài)
NPN型雙極型晶體三極管的共射極接法如圖2.6(a)所示，其輸出特性曲線如圖2.6(b)所示。作為開(kāi)關(guān)使用時(shí)，三極管往往工作在截止區(qū)和飽和區(qū)。
 
(a) 共射極接法             (b) 三極管輸出特性曲線
圖2.6  三極管電路及輸出特性
當(dāng)輸入信號(hào)足夠大使得三極管處于飽和導(dǎo)通狀態(tài)時(shí)，集射極之間的電壓非常小，按硅管計(jì)算，一般不超過(guò)0.3 V，此時(shí)輸出端電壓=V，即輸出低電平。當(dāng)輸入信號(hào)比較小使得三極管處于截止?fàn)顟B(tài)時(shí)，c、e間截止，集電極電流為零，所以=V，即輸出高電平。
在電路中選取適當(dāng)?shù)碾妷�、電阻參�?shù)，使三極管處于開(kāi)關(guān)狀態(tài)。三極管的截止?fàn)顟B(tài)是指基極和射極之間的電壓小于PN結(jié)導(dǎo)通電壓0.7 V(以硅管為例)，集電結(jié)和發(fā)射結(jié)都反向偏置的狀態(tài)，此時(shí)，；三極管的飽和導(dǎo)通狀態(tài)是指V，而且集電結(jié)和發(fā)射結(jié)都處于正向偏置的狀態(tài)，此時(shí)(是三極管的放大倍數(shù))；放大狀態(tài)是介于截止和飽和狀態(tài)之間的第三種狀態(tài)，當(dāng)V，即發(fā)射結(jié)正向偏置，但集電結(jié)反向偏置時(shí)，，，數(shù)字電路中往往不使用此狀態(tài)。除此之外，在某種特殊的情況下，可能出現(xiàn)發(fā)射結(jié)反向偏置、集電結(jié)正向偏置的狀態(tài)，稱為三極管的“倒置”狀態(tài)，相當(dāng)于c、e端互換，此時(shí)(是倒置狀態(tài)的放大倍數(shù)，通常為0.01～0.02)，。
2. 三極管的開(kāi)關(guān)時(shí)間
當(dāng)三極管處于截止區(qū)時(shí)，b端和c端、c端和e端間沒(méi)有電流，相當(dāng)于兩個(gè)斷開(kāi)的開(kāi)關(guān)；當(dāng)三極管處于飽和導(dǎo)通區(qū)時(shí)，b端和c端經(jīng)過(guò)一個(gè)PN結(jié)導(dǎo)通，c端和e端之間電壓很小，相當(dāng)于短路，因此可以看作一個(gè)閉合開(kāi)關(guān)。
三極管可以看作兩個(gè)背對(duì)背的PN結(jié)，當(dāng)圖2.6(a)中的電路的狀態(tài)發(fā)生瞬間變化時(shí)，由于PN結(jié)內(nèi)電荷的建立和消散都需要一定的時(shí)間，所以集電極電流的變化將滯后于的變化，，因此的變化滯后于的變化，如圖2.7所示。
定義從輸入正脈沖作用的瞬間開(kāi)始到集電極電流上升到0.9所需的時(shí)間為開(kāi)關(guān)的開(kāi)啟時(shí)間。這里為集電極電流的最大值，若三極管導(dǎo)通后處于飽和區(qū)，則就是集電極飽和電流。定義從輸入正脈沖結(jié)束的時(shí)刻到下降到0.1所需的時(shí)間為開(kāi)關(guān)的關(guān)閉時(shí)間。
和時(shí)間的長(zhǎng)短與三極管本身的特性有關(guān)，也與三極管的使用情況有關(guān)，正向基極電流越大，越短，但同時(shí)將使三極管飽和程度加深，加長(zhǎng)。
2.1.3  MOS管及其開(kāi)關(guān)特性
三極管中參與導(dǎo)電的載流子有兩種。少數(shù)載流子的漂移運(yùn)動(dòng)受到光照、溫度及輻射的影響較大，故其溫度特性較差。MOS管是一種單極型半導(dǎo)體器件，內(nèi)部只有一種載流子，即多子進(jìn)行導(dǎo)電。多子受光照、溫度及輻射等外部因素的影響較小，故其溫度特性較好。本節(jié)介紹MOS管及其開(kāi)關(guān)特性。
1.MOS管的分類
MOS管按其溝道和工作類型可分成四種：N溝道增強(qiáng)型、N溝道耗盡型、P溝道增強(qiáng)型、P溝道耗盡型。
1)  N溝道增強(qiáng)型
圖2.8(a)所示為N溝道增強(qiáng)型場(chǎng)效應(yīng)管的結(jié)構(gòu)圖。在一個(gè)P型材料制成的襯底上，做兩個(gè)高摻雜的N型擴(kuò)散區(qū)，并引出兩個(gè)端子，分別叫作源極(S)和漏極(D)。襯底的上表面做一層SiO2絕緣層，其上引出一個(gè)端子，叫作柵極(G)。由于柵極和其他極之間都是絕緣的，因此又叫作絕緣柵型場(chǎng)效應(yīng)管。沒(méi)有外加電壓時(shí)源極和漏極之間沒(méi)有導(dǎo)電溝道，因此沒(méi)有電流存在。當(dāng)在柵極和源極之間加上一定大小的電壓時(shí)，開(kāi)始在漏極和源極之間產(chǎn)生導(dǎo)電溝道，隨著正柵極電壓的增加，導(dǎo)電溝道擴(kuò)大(增強(qiáng))，故稱為N溝道增強(qiáng)型場(chǎng)效應(yīng)管。導(dǎo)電溝道剛剛形成時(shí)對(duì)應(yīng)的柵極電壓稱為開(kāi)啟電壓。由于N溝道增強(qiáng)型管溝道中的載流子是電子，遷移率較高，工作速度較快，所以目前其應(yīng)用十分廣泛。
2) N溝道耗盡型
圖2.8(b)所示為N溝道耗盡型場(chǎng)效應(yīng)管的結(jié)構(gòu)圖。與上述增強(qiáng)型NMOS管相同，N溝道耗盡型MOS管的襯底也是P型，漏區(qū)和源區(qū)是N型，不同的是，在沒(méi)有外加電壓時(shí)就有導(dǎo)電溝道存在。當(dāng)在柵極和源極之間加上負(fù)向電壓時(shí)，N型導(dǎo)電溝道變淺；當(dāng)柵極負(fù)向電壓達(dá)到一定數(shù)值時(shí)，能夠?qū)㈦娮訉?dǎo)電溝道全部耗盡，此時(shí)MOS管不再導(dǎo)通，故稱為N溝道耗盡型MOS管。導(dǎo)電溝道剛剛耗盡時(shí)的柵極電壓稱為夾斷電壓。
 
圖2.8  NMOS管的結(jié)構(gòu)圖及邏輯符號(hào)


3)  P溝道增強(qiáng)型
圖2.9(a)所示為P溝道增強(qiáng)型場(chǎng)效應(yīng)管的結(jié)構(gòu)圖。在N型襯底上擴(kuò)散兩個(gè)P型的漏區(qū)和源區(qū)，在柵壓低于一定的負(fù)壓，即開(kāi)啟電壓時(shí)，形成P型空穴導(dǎo)電溝道；柵極電壓的絕對(duì)值越大，導(dǎo)電溝道越深。由于空穴載流子的遷移率約為電子遷移率的一半，因此相對(duì)于NMOS管來(lái)說(shuō)，PMOS管的工作速度較低。
4)  P溝道耗盡型
圖2.9(b)所示為P溝道耗盡型場(chǎng)效應(yīng)管的結(jié)構(gòu)圖。與上述耗盡型NMOS管相同，P溝道耗盡型場(chǎng)效應(yīng)管在柵極電壓為0時(shí)就存在P型溝道。當(dāng)柵極加上足夠大的正向電壓時(shí)，溝道被耗盡，MOS管截止。由于制造工藝上的困難，在數(shù)字集成電路中很少使用PMOS管。
 
圖2.9  PMOS管的結(jié)構(gòu)圖
2.  MOS管的輸入、輸出特性
從MOS管的制作過(guò)程可以看出其結(jié)構(gòu)是對(duì)稱的，因此源極和漏極之間可以互換，通常NMOS管的源極接地，PMOS管的源極接高電平；而柵極與源極、漏極之間是絕緣的，不存在電流，柵極電壓控制著MOS管的導(dǎo)通或截止，因此屬于壓控器件。下面以N溝道增強(qiáng)型場(chǎng)效應(yīng)管為例說(shuō)明MOS管的輸入、輸出特性。
在增強(qiáng)型NMOS管的漏極和源極加上電壓，當(dāng)柵極電壓為0時(shí)，漏極和源極之間沒(méi)有電流，當(dāng)柵極加上大于開(kāi)啟電壓的正向電壓時(shí)，有電流通過(guò)漏極和源極。其關(guān)系曲線如圖2.10所示。
 
圖2.10  NMOS管的輸入、輸出特性曲線
當(dāng)時(shí)，襯底表面不能形成導(dǎo)電溝道，MOS管中沒(méi)有電流產(chǎn)生，此時(shí)為MOS管的截止?fàn)顟B(tài)；當(dāng)輸入電壓增強(qiáng)到時(shí)，恰好形成導(dǎo)電溝道；若較小，繼續(xù)增加，電路進(jìn)入可變電阻區(qū)，此時(shí)若固定某一值，則有，該電阻受控制；當(dāng)時(shí)，基本上由決定，與關(guān)系不大，；，稱為恒流區(qū)。
應(yīng)當(dāng)指出，由于MOS管在制作工藝和結(jié)構(gòu)上的對(duì)稱性，在集成電路中漏極和源極是根據(jù)其電位高低(或電流流向)決定的。對(duì)于NMOS管，電位高的一端是漏極(D)，電位低的一端是源極(S)，電流從D流向S。對(duì)于PMOS管，電位低的一端是D端，電位高的一端是S端，電流從S流向D。
3. MOS管開(kāi)關(guān)電路
用MOS管也可以做成開(kāi)關(guān)電路，圖2.11(a)所示為用增強(qiáng)型NMOS管構(gòu)成的開(kāi)關(guān)電路。源極和襯底接地，漏極通過(guò)漏極電阻接電源，輸入電壓接在柵極和源極之間，輸出電壓為。輸入的低電平為0 V，高電平為，開(kāi)啟電壓為/2。
當(dāng)=0 V時(shí)，，MOS管截止，電路中沒(méi)有電流，此時(shí)是高電平；當(dāng)時(shí)，，MOS管導(dǎo)通，。若較小，則。可見(jiàn)，這是一個(gè)受輸入電壓控制的開(kāi)關(guān)電路。其導(dǎo)通電阻較小，截止時(shí)電阻無(wú)窮大。其開(kāi)關(guān)等效電路如圖2.11(b)所示。由于電容效應(yīng)，G和S間相當(dāng)于一個(gè)電容，MOS管截止時(shí)，D和S間無(wú)電流經(jīng)過(guò)，相當(dāng)于一個(gè)斷開(kāi)的開(kāi)關(guān)；MOS管導(dǎo)通時(shí)，D和S間有流過(guò)電阻的電流，相當(dāng)于一個(gè)有電阻的閉合開(kāi)關(guān)。
 
            (a) MOS管開(kāi)關(guān)電路結(jié)構(gòu)                     (b) 開(kāi)關(guān)等效電路
圖2.11  MOS管開(kāi)關(guān)電路及其等效電路
2.2  分立元件門電路
2.2.1  二極管與門和或門
最簡(jiǎn)單的與門和或門都可以用二極管和電阻構(gòu)成，圖2.12所示為兩輸入端與門和或門以及它們的邏輯符號(hào)。假設(shè)V，輸入端的高電平為V，低電平為V，二極管的導(dǎo)通電壓為0.7 V。在圖2.12(a)中，輸入端A、B只要有一個(gè)輸入，則必有一個(gè)二極管導(dǎo)通，由于“鉗位”作用，輸出Ya =0.7 V；若A、B同時(shí)為，輸出Ya =3.7 V，所以是邏輯“與”的關(guān)系，其邏輯符號(hào)如圖2.12(c)上圖所示。在圖2.12(b)中，輸入端A、B只要有一個(gè)輸入，則必有一個(gè)二極管導(dǎo)通，由于“鉗位”作用，輸出Yb =2.3 V；若A、B同時(shí)為，輸出Yb =0 V，所以是邏輯“或”的關(guān)系，其邏輯符號(hào)如圖2.12(c)下圖所示。
 
    (a) 與門             (b) 或門            (c) 邏輯符號(hào)
圖2.12  二極管門電路
通常規(guī)定低電平的范圍是0～0.8 V，高電平的范圍是2～5 V，因此上述兩種邏輯電路的電壓功能表和真值表如表2.1和表2.2所示。
表2.1  與門和或門的電壓功能表
A/V
B/V
Ya/V
Yb/V
0
0
0.7
0
0
3
0.7
2.3
3
0
0.7
2.3
3
3
3.7
2.3
 
表2.2  與門和或門的真值表
A
B
Ya
Yb
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
1
 
二極管組成的與門和或門電路結(jié)構(gòu)簡(jiǎn)單，但是存在很大的缺點(diǎn)。一是存在輸出電平偏移的問(wèn)題，以二極管與門為例，如圖2.13所示，兩個(gè)與門級(jí)聯(lián)。當(dāng)輸入一個(gè)低電平信號(hào)時(shí)，理論上輸出端電平為Y=。但是由于二極管上存在導(dǎo)通電壓，從輸入端到點(diǎn)P時(shí)輸出電平為0.7 V，再通過(guò)第二級(jí)與門后輸出Y=1.4 V，不是有效的低電平，即輸出電平發(fā)生了嚴(yán)重的偏移。二是輸出端接負(fù)載時(shí)，負(fù)載電阻的改變有時(shí)會(huì)影響輸出的高電平。可見(jiàn)，僅用二極管門電路無(wú)法制作出具有標(biāo)準(zhǔn)化輸出電平的集成電路，這種電路只用于集成電路內(nèi)部的邏輯單元。


2.2.2  三極管非門
在圖2.6所示的開(kāi)關(guān)電路中，當(dāng)輸入時(shí)，輸出；而當(dāng)輸入時(shí)，輸出。因此這是一個(gè)非門電路。
2.2.3  MOS管非門
不難發(fā)現(xiàn)，前面分析的如圖2.11(a)所示的MOS管開(kāi)關(guān)電路實(shí)質(zhì)就是一個(gè)非門電路。當(dāng)=0 V時(shí)，MOS管截止，(高電平)；當(dāng)時(shí)，MOS管導(dǎo)通，，若較小，則。
這里介紹分立元件門電路的結(jié)構(gòu)，旨在體會(huì)邏輯運(yùn)算是如何與具體電路結(jié)合起來(lái)的。雖然分立元件門電路結(jié)構(gòu)簡(jiǎn)單，但使用中存在電平偏移、輸出電阻大、負(fù)載能力弱等缺點(diǎn)，已被集成電路所代替。
2.3  TTL門電路
TTL(Transistor-Transistor Logic)門電路的輸入、輸出級(jí)主要由晶體管組成，所以稱為晶體管-晶體管邏輯門，簡(jiǎn)稱TTL門電路。反相器是使用較普遍、結(jié)構(gòu)最簡(jiǎn)單的一種TTL集成邏輯門。本節(jié)主要介紹集成TTL反相器的工作原理及其外部特性，并簡(jiǎn)要介紹了其他類型的TTL門電路的工作原理。
2.3.1  TTL反相器的電路結(jié)構(gòu)和工作原理
1.TTL反相器的電路結(jié)構(gòu)
TTL反相器的電路結(jié)構(gòu)如圖2.14所示。
 
圖2.14  TTL反相器的電路結(jié)構(gòu)
TTL反相器電路由三部分組成：第一部分是由晶體管VT1和電阻R1組成的輸入級(jí)，第二部分是由晶體管VT2，電阻R2、R3組成的反相級(jí)，第三部分是由晶體管VT4、VT5，電阻R4及二極管VD2組成的輸出級(jí)。為了保護(hù)電路的輸入端，常在輸入端和地之間反向接一個(gè)二極管VD1，它既可以抑制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖，又可以防止輸入電壓為負(fù)時(shí)VT1的發(fā)射極電流過(guò)大，對(duì)電路的基本功能沒(méi)有影響。
設(shè)電源電壓V，輸入信號(hào)高、低電平分別為V，V，PN結(jié)的開(kāi)啟電壓=0.7 V。當(dāng)時(shí)，VT1的發(fā)射結(jié)必然導(dǎo)通，此后基極電位被鉗位在V，所以VT2的發(fā)射結(jié)不會(huì)導(dǎo)通。由于VT1的集電極回路電阻為R2和VT2的集電結(jié)反向電阻之和，阻值很大，因此VT1工作在深度飽和狀態(tài)，。此時(shí)VT1的集電極電流極小，可忽略不計(jì)。VT2截止后，發(fā)射極電流為0，為低電平，因此VT5截止，集電極電流為0，經(jīng)過(guò)R2接VT4基極，VT4導(dǎo)通后處于放大狀態(tài)，基極電流非常小，R2上壓降很小，若忽略其壓降，則輸出電壓=。
當(dāng)時(shí)，若先不考慮VT2的存在，則應(yīng)有V。這一電壓可以使三個(gè)PN結(jié)導(dǎo)通，故VT2、VT5發(fā)射結(jié)必然導(dǎo)通，之后便被鉗位在2.1 V，所以實(shí)際上不可能等于4.1 V，只能是2.1 V左右。VT1的發(fā)射結(jié)反向偏置，集電結(jié)正向偏置，VT1的這種狀態(tài)叫作“倒置”狀態(tài)，相當(dāng)于C、E端互換。VT2導(dǎo)通使降低而升高，導(dǎo)致VT4截止、VT5導(dǎo)通，輸出電壓V =。
綜上所述，時(shí)，；時(shí)，，輸入與輸出是相反的關(guān)系，即。
由于VT2的集電極輸出的電壓信號(hào)和發(fā)射極輸出的電壓信號(hào)的變化方向相反，因此把這一級(jí)叫作反相級(jí)。輸出級(jí)的工作特點(diǎn)是在穩(wěn)定狀態(tài)下，VT4和VT5總是一個(gè)導(dǎo)通而另一個(gè)截止，通常把這種形式的電路稱為推拉式電路或圖騰柱輸出電路。推拉式電路可以有效地降低輸出級(jí)的靜態(tài)功耗并提高驅(qū)動(dòng)負(fù)載的能力。VT4發(fā)射極下面的二極管VD2可以保證當(dāng)VT5飽和導(dǎo)通時(shí)，VT4可靠地截止。
2. TTL反相器的電壓傳輸特性
圖2.15反映了TTL反相器的輸出端電壓隨輸入端電壓變化的曲線，即電壓傳輸特性曲線。
 
圖2.15  TTL反相器的電壓傳輸特性曲線
輸入電壓從0開(kāi)始升高，在AB段，V，V，VT2和VT5截止，VT4導(dǎo)通，輸出電平V。該區(qū)域稱作特性曲線的截止區(qū)。
在BC段，V，因此VT2導(dǎo)通而VT5截止，這時(shí)VT2工作在放大區(qū)，隨著的升高，和線性下降。該區(qū)域稱作特性曲線的線性區(qū)。
升高到1.4 V左右時(shí)進(jìn)入CD段，此時(shí)，VT2和VT5將同時(shí)導(dǎo)通，VT4截止，輸出電位急劇下降為低電平。該區(qū)域稱作特性曲線的轉(zhuǎn)折區(qū)。轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓稱為閾值電壓或門檻電壓，用表示。
繼續(xù)升高，進(jìn)入特性曲線的DE段，不再變化。該區(qū)域稱作特性曲線的飽和區(qū)。
3. 輸入端噪聲容限
從電壓傳輸特性上看到，當(dāng)輸入信號(hào)在一定范圍內(nèi)偏離正常的低電平(0 V)而升高時(shí)，輸出的高電平并不立刻改變。同樣，當(dāng)輸入信號(hào)在一定范圍內(nèi)偏離正常的高電平(3.4 V)而降低時(shí)，輸出的低電平也不會(huì)馬上改變。因此，允許輸入的高、低電平信號(hào)各有一個(gè)波動(dòng)范圍。在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動(dòng)范圍被稱為輸入端噪聲容限。
規(guī)定輸出高電平的下限為，輸出低電平的上限為，如圖2.16所示。同時(shí)可以確定，當(dāng)輸出為時(shí)的輸入最大低電平為，輸出為時(shí)的輸入最小高電平為。
 
圖2.16  輸入端噪聲容限
當(dāng)進(jìn)行多個(gè)門電路的級(jí)聯(lián)時(shí)，前一級(jí)門電路的輸出就是后一級(jí)門電路的輸入。對(duì)后一級(jí)來(lái)說(shuō)，輸入低電平信號(hào)可能出現(xiàn)的最大值即。由此可得輸入為低電平時(shí)的噪聲容限為
                                              (2-1)
同理，輸入為高電平時(shí)的噪聲容限為
                                  (2-2)
74系列TTL門電路的標(biāo)準(zhǔn)參數(shù)值為，，，，故可得，。
2.3.2  TTL反相器的外部特性
與組成電路的內(nèi)部元件的特性相比，門電路的輸入端和輸出端的伏安特性稱作門電路的外部特性，研究輸入特性和輸出特性是正確處理門電路與門電路之間、門電路和其他電路之間連接問(wèn)題的前提。
1. 輸入特性
在圖2.14所示的TTL反相器電路中，若考慮輸入信號(hào)為高電平或低電平，電路達(dá)到穩(wěn)態(tài)時(shí)的情況，可以忽略VT2和VT5的b-c結(jié)反向電流以及R3對(duì)VT5基極回路的影響，將輸入端的等效電路畫(huà)成如圖2.17所示的形式。
當(dāng)，時(shí)，輸入低電平電流為
                                (2-3)
此時(shí)的輸入電流叫作輸入短路電流。常用的輸入低電平為，用同樣的方法求出該輸入下的輸入電流。在做近似分析計(jì)算時(shí)，經(jīng)常用手冊(cè)上給出的近似代替使用。負(fù)號(hào)表示實(shí)際電流的方向是流出輸入端的。
當(dāng)時(shí)，VT1管處于的狀態(tài)，即倒置狀態(tài)。此時(shí)相當(dāng)于把原來(lái)的集電極和發(fā)射極互換使用。倒置時(shí)三極管的電流放大系數(shù)很小(<0.01)，所以高電平輸入電流也很小。74系列門電路每個(gè)輸入端的值在40以下。輸入電流隨輸入電壓變化的曲線，即輸入特性曲線如圖2.18所示。
 
 
圖2.17  TTL反相器的輸入端等效電路
圖2.18  TTL反相器的輸入特性曲線
輸入電壓介于高、低電平之間的情況較為復(fù)雜，但考慮到這種情況通常只發(fā)生在輸入信號(hào)電平轉(zhuǎn)換的短暫過(guò)程中，因此就不做詳細(xì)分析了。
2. 輸出特性
1) 高電平輸出特性
根據(jù)前面的分析，當(dāng)時(shí)，圖2.14所示反相器中的VT4和VD2導(dǎo)通，VT5截止，輸出端的等效電路可以畫(huà)成如圖2.19所示的形式。
由圖2.19可見(jiàn)，VT4工作在射極輸出狀態(tài)，電路的輸出電阻很小。在負(fù)載電流較小的范圍內(nèi)，負(fù)載電流的變化對(duì)的影響很小。TTL反向器高電平輸出特性曲線如圖2.20所示。
隨著負(fù)載電流絕對(duì)值的增加，R4上的壓降也隨之加大，最終將使VT4的b-c結(jié)變?yōu)檎�向偏置，VT4進(jìn)入飽和狀態(tài)。這時(shí)VT4將失去射極跟隨能力，因而隨絕對(duì)值的增加幾乎呈線性下降。圖2.20所示為74系列門電路在輸出為高電平時(shí)的特性曲線。該曲線表示出，在以后，隨著的增加，以較快的趨勢(shì)下降。
手冊(cè)上給出的高電平輸出電流的最大值要比5 mA小得多，這是受到功耗的限制。74系列門電路的運(yùn)用條件規(guī)定，輸出為高電平時(shí)，最大負(fù)載電流不能超過(guò)0.4 mA。如果，那么當(dāng)時(shí)，門電路內(nèi)部消耗的功率已達(dá)到1 mW。
 
 
圖2.19  TTL反相器高電平輸出等效電路
圖2.20  TTL反相器高電平輸出特性曲線
2) 低電平輸出特性
輸出電平為低電平時(shí)，輸出極VT5管飽和導(dǎo)通而VT4管截止，輸出端的等效電路如圖2.21所示。由于VT5處于深度飽和導(dǎo)通狀態(tài)，其c-e間內(nèi)阻非常小(<)，所以負(fù)載電流增加時(shí)，輸出的低電平僅稍有升高。圖2.22所示為TTL反相器的低電平輸出特性曲線，可以看出，與的關(guān)系在較大范圍內(nèi)呈線性。
 
 
圖2.21  TTL反相器低電平輸出等效電路
圖2.22  TTL反相器低電平輸出特性曲線
3. 門電路的扇出系數(shù)
門電路級(jí)聯(lián)時(shí)，上一級(jí)門電路可以驅(qū)動(dòng)下一級(jí)門電路的最大個(gè)數(shù)稱為門電路的扇出系數(shù)。扇出系數(shù)通常由門電路的輸入特性和輸出特性決定。
【例2-1】 在圖2.23所示的電路中，試計(jì)算門電路最多可以驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。要求輸出的高、低電平滿足，。
解： 
首先計(jì)算保證時(shí)可以驅(qū)動(dòng)的門電路數(shù)目。
從圖2.22所示的低電平輸出特性曲線中可查到，時(shí)的負(fù)載電流。這時(shí)的負(fù)載電流是所有負(fù)載門的輸入電流之和。從圖2.18所示的輸入特性曲線中又可查到，當(dāng)時(shí)每個(gè)門的輸入電流為，于是得到電流絕對(duì)值間的關(guān)系為
 
即可以驅(qū)動(dòng)的負(fù)載個(gè)數(shù)。
其次，再計(jì)算保證時(shí)能驅(qū)動(dòng)的負(fù)載門數(shù)目。從圖2.20所示的高電平輸出特性曲線中可查到，時(shí)對(duì)應(yīng)的為-7.5 mA。但手冊(cè)上同時(shí)又規(guī)定< 0.4 mA，故應(yīng)取計(jì)算。由圖2.18所示的輸入特性曲線可知，每個(gè)輸入端的高電平輸入電流，故可得
 
即。
綜合以上兩種情況可以得出結(jié)論：在給定的輸入、輸出特性曲線下，74系列的反相器可以驅(qū)動(dòng)同類型反相器的最大數(shù)目是N =10。這個(gè)數(shù)值也叫作門電路的扇出系數(shù)。
從這個(gè)例子中還可以看到，由于門電路無(wú)論在輸出高電平還是輸出低電平時(shí)均有一定的輸出電阻，所以輸出的高、低電平都要隨負(fù)載電流的改變而發(fā)生變化。這種變化越小，說(shuō)明門電路帶負(fù)載的能力越強(qiáng)。有時(shí)也用輸出電平的變化不超過(guò)某一規(guī)定值時(shí)允許的最大負(fù)載電流來(lái)定量表示門電路帶負(fù)載能力的大小。
4. 輸入端負(fù)載特性
在具體使用門電路時(shí)，有時(shí)需要在輸入端與地之間或者輸入端與信號(hào)的低電平之間接入電阻，如圖2.24(a)所示，若G1輸出低電平，則視為G2的輸入端負(fù)載。
由圖2.24(a)可知，因?yàn)檩斎腚娏髁鬟^(guò)，這就必然會(huì)在上產(chǎn)生壓降而形成輸入端電位。而且，越大，也越高。
圖2.24(b)所示的曲線給出了隨變化的規(guī)律，即輸入端負(fù)載特性曲線。由圖2.24(b)可知
                                        (2-4)
上式表明，在的條件下，幾乎與成正比。但是當(dāng)上升到1.4 V以后，和的發(fā)射結(jié)同時(shí)導(dǎo)通，將鉗在了2.1 V左右，所以即使再增大，也不會(huì)再升高了。這時(shí)與的關(guān)系也就不再遵守式(2-4)的關(guān)系，特性曲線趨近于=1.4 V的一條水平線。
 
(a) 門電路級(jí)聯(lián)                        (b) 輸入端負(fù)載特性曲線
圖2.24  輸入端負(fù)載特性
【例2-2】 在圖2.24(a)所示電路中，為保證門電路輸出的高、低電平能正確地傳送到門電路的輸入端，要求時(shí)，時(shí)，試計(jì)算的最大允許值是多少。已知和均為74系列反相器，，=3.4 V，=0.2 V，=2.0 V，=0.8 V。和的輸入特性曲線和輸出特性曲線如圖2.18、圖2.20和圖2.22所示。
解： 
首先計(jì)算、時(shí)的允許值。由圖2.24可得
 
                                               (2-5)
從圖2.18所示的輸入特性曲線上查到時(shí)的輸入電流=0.04 mA，代入式(2-5)得到
 
其次，再計(jì)算、時(shí)的允許值。由圖2.24可見(jiàn)，當(dāng)?shù)慕拥囟烁慕又習(xí)r，應(yīng)滿足如下關(guān)系式：
 
故得到
                                  (2-6)
將給定參數(shù)代入上式后得出。
綜合以上兩種情況，應(yīng)取。也就是說(shuō)和之間串聯(lián)的電阻不應(yīng)大于690 ，否則當(dāng)時(shí)，可能超過(guò)。
2.3.3  TTL反相器的動(dòng)態(tài)特性
1. 傳輸延遲時(shí)間 
在TTL電路中，由于二極管和三極管從導(dǎo)通變?yōu)榻刂够驈慕刂棺優(yōu)閷?dǎo)通都需要一定的時(shí)間，而且還有二極管、三極管以及電阻、連接線等的寄生電容存在，所以把理想的矩形電壓信號(hào)加到TTL反相器的輸入端時(shí)，輸出電壓的波形不僅要比輸入信號(hào)滯后，而且波形的上升沿和下降沿也將變壞，如圖2.25所示。
我們把輸出電壓波形滯后于輸入電壓波形的時(shí)間叫作傳輸延遲時(shí)間。通常將輸出電壓由低電平跳變?yōu)楦唠娖綍r(shí)的傳輸延遲時(shí)間記作，把輸出電壓由高電平跳變?yōu)榈碗娖綍r(shí)的傳輸延遲時(shí)間記作。和的定義方法如圖2.25所示。
在74系列門電路中，由于輸出級(jí)的管導(dǎo)通時(shí)工作在深度飽和狀態(tài)，所以它從導(dǎo)通轉(zhuǎn)為截止時(shí)(對(duì)應(yīng)于輸出由低電平跳變?yōu)楦唠娖綍r(shí))的開(kāi)關(guān)時(shí)間較長(zhǎng)，致使略大于。通常用平均傳輸延遲時(shí)間來(lái)表征門電路的開(kāi)關(guān)速度，。
因?yàn)閭鬏斞舆t時(shí)間和電路的許多分布參數(shù)有關(guān)，不易準(zhǔn)確計(jì)算，所以和的數(shù)值最后都是通過(guò)實(shí)驗(yàn)方法測(cè)定的。這些參數(shù)可以從產(chǎn)品手冊(cè)上查到。
 
圖2.25  TTL反相器的動(dòng)態(tài)電壓波形
2. 交流噪聲容限
由于TTL電路中存在三極管的開(kāi)關(guān)時(shí)間和分布電容的充放電過(guò)程，因而輸入信號(hào)狀態(tài)變化時(shí)必須有足夠的變化幅度和作用時(shí)間才能使輸出狀態(tài)改變。在輸入信號(hào)為窄脈沖，而且脈沖寬度接近于門電路傳輸延遲時(shí)間的情況下，為使輸出狀態(tài)改變所需要的脈沖幅度將遠(yuǎn)大于信號(hào)為直流時(shí)所需要的信號(hào)變化幅度。因此，門電路對(duì)這類窄脈沖的噪聲容限——交流噪聲容限高于前面講過(guò)的直流噪聲容限。
圖2.26所示為輸入為不同寬度的窄脈沖時(shí)TTL反相器的交流噪聲容限曲線。圖中以表示輸入脈沖寬度，以表示輸入脈沖幅度。在圖2.26(a)中，將輸出高電平降至2.0 V時(shí)輸入正脈沖的幅度定義為正脈沖噪聲容限。在圖2.26(b)中，將輸出低電平上升至0.8 V時(shí)輸入負(fù)脈沖的幅度定義為負(fù)脈沖噪聲容限。
 
(a) 正脈沖噪聲容限                          (b) 負(fù)脈沖噪聲容限
圖2.26  TTL反相器的交流噪聲容限
因?yàn)榻^大多數(shù)TTL門電路的傳輸延遲時(shí)間都在50 ns以內(nèi)，所以當(dāng)輸入脈沖的寬度達(dá)到微秒的數(shù)量級(jí)時(shí)，在信號(hào)作用時(shí)間內(nèi)電路已達(dá)到穩(wěn)態(tài)，應(yīng)將輸入信號(hào)按直流信號(hào)處理。
3. 電源的動(dòng)態(tài)尖峰電流
通過(guò)對(duì)TTL反相器電路的計(jì)算發(fā)現(xiàn)，在穩(wěn)定狀態(tài)下，輸出電平不同時(shí)，電路從電源所取得的電流也不一樣。由圖2.27(a)可見(jiàn)，當(dāng)時(shí)，為高電平，若，則、和導(dǎo)通，截止，電源電流等于和之和。前面已經(jīng)講過(guò)，當(dāng)和同時(shí)導(dǎo)通時(shí)，被鉗在2.1 V左右。假定發(fā)射結(jié)的導(dǎo)通壓降為0.7 V，飽和導(dǎo)通壓降，則。于是得到
 
                                   (2-7)
故得
 
當(dāng)時(shí)，設(shè)，由圖2.27(b)可見(jiàn)，這時(shí)和導(dǎo)通，和截止。因?yàn)檩敵龆藳](méi)有接負(fù)載，沒(méi)有電流通過(guò)，所以電源電流等于。如果取發(fā)射結(jié)的導(dǎo)通壓降為0.7 V，則，于是得到
                              (2-8)
 
                    (a)                                    (b)
圖2.27  TTL反相器電源電流的計(jì)算
在動(dòng)態(tài)情況下，特別是在輸出電壓由低電平突然轉(zhuǎn)變成高電平的過(guò)渡過(guò)程中，由于原來(lái)工作在深度飽和狀態(tài)，所以的導(dǎo)通必然先于的截止，這樣就出現(xiàn)了短時(shí)間內(nèi)和同時(shí)導(dǎo)通的狀態(tài)，有很大的瞬間電流流經(jīng)和，使電源電流出現(xiàn)尖峰脈沖，如圖2.28所示。
由圖2.29可見(jiàn)，如果從高電平跳變成低電平的瞬間，尚未脫離飽和導(dǎo)通狀態(tài)而已飽和導(dǎo)通，則電源電流的最大瞬時(shí)值為
      (2-9)
故得到
 
 
 
圖2.28  TTL反相器的電源動(dòng)態(tài)尖峰電流
圖2.29  TTL反相器電源尖峰電流的計(jì)算
電源尖峰電流帶來(lái)的影響主要表現(xiàn)為兩個(gè)方面。首先，它使電源的平均電流增加了。而且從圖2.28上不難看出，信號(hào)的重復(fù)頻率越高，門電路的傳輸延遲時(shí)間越長(zhǎng)，電流平均值增加得越多。在計(jì)算系統(tǒng)的電源容量時(shí)必須注意這一點(diǎn)。
其次，當(dāng)系統(tǒng)中有許多門電路同時(shí)轉(zhuǎn)換工作狀態(tài)時(shí)，電源的瞬間尖峰電流數(shù)值很大，這個(gè)尖峰電流將通過(guò)電源線和地線以及電源的內(nèi)阻形成一個(gè)系統(tǒng)內(nèi)部的噪聲源。因此，在系統(tǒng)設(shè)計(jì)時(shí)應(yīng)采取有效的措施將這個(gè)噪聲抑制在允許的限度以內(nèi)。
從圖2.28上還可以看到，在輸入電壓由高電平變?yōu)榈碗娖降倪^(guò)程中，也有一個(gè)不大的電源尖峰電流產(chǎn)生。但由于導(dǎo)通時(shí)一般并非工作在飽和狀態(tài)，能夠較快地截止，所以和同時(shí)導(dǎo)通的時(shí)間極短，不可能產(chǎn)生很大的瞬間電源電流。在計(jì)算電源容量時(shí)，可以不考慮它的影響。
為便于計(jì)算尖峰電流的平均值，可以按照?qǐng)D2.29所示的電路，近似地把電源的尖峰電流視為三角波，并認(rèn)為尖峰電流的持續(xù)時(shí)間等于傳輸延遲時(shí)間，如圖2.30所示。圖中的T為信號(hào)重復(fù)周期。
 
圖2.30  電源尖峰電流的近似波形
一個(gè)周期內(nèi)尖峰脈沖的平均值為
                                        (2-10)
或以脈沖重復(fù)頻率表示為
                                  (2-11)
如果每個(gè)周期中輸出高、低電平的持續(xù)時(shí)間相等，在考慮電源動(dòng)態(tài)尖峰電流的影響之后，電源電流的平均值將為
                       (2-12)
【例2-3】 若74系列TTL反相器的電路參數(shù)如圖2.14所示，并知，試計(jì)算在的矩形波輸入電壓信號(hào)作用下電源電流的平均值。已知輸入電壓信號(hào)的占空比(高電平持續(xù)時(shí)間與周期之比)為50%。
解： 
在圖2.14所示的電路參數(shù)下，根據(jù)式(2-7)、式(2-8)和式(2-9)已計(jì)算出，，。將這些數(shù)值及給定的、值代入式(2-12)得到
 
這個(gè)結(jié)果比單純地用和平均所得到的數(shù)值增加了53%。由此可見(jiàn)，工作頻率較高時(shí)，不能忽視尖峰電流對(duì)電源平均電流的影響。
2.3.4  其他類型的TTL門電路
1. 其他邏輯功能的門電路
為便于實(shí)現(xiàn)各種不同的邏輯函數(shù)，在門電路的定型產(chǎn)品中除了反相器以外，還有與門、或門、與非門、或非門、與或非門和異或門幾種常見(jiàn)的類型。盡管它們的邏輯功能各異，但其輸入端、端出端的電路結(jié)構(gòu)形式與反相器基本相同。因此前面所講的反相器的輸入特性和輸出特性對(duì)這些門電路同樣適用。
1) 與非門
圖2.31(a)所示為74系列TTL與非門的典型電路。它與圖2.14所示的反相器電路的區(qū)別在于輸入端改成了多發(fā)射極三極管。
多發(fā)射極三極管的結(jié)構(gòu)如圖2.31(b)左圖所示。它的基區(qū)和集電區(qū)是共用的，而在P型的基區(qū)上制作了兩個(gè)(或多個(gè))高摻雜的N型區(qū)，形成兩個(gè)互相獨(dú)立的發(fā)射極�？梢园讯喟l(fā)射極三極管看作兩個(gè)發(fā)射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三極管，如圖2.31(b)右圖所示。
在圖2.31所示的與非門電路中，只要A、B當(dāng)中有一個(gè)接低電平，則必有一個(gè)發(fā)射結(jié)導(dǎo)通，并將的基極電位鉗在0.9 V(假定，)。這時(shí)和都不導(dǎo)通，輸出為高電平。只有當(dāng)A、B同時(shí)為高電平時(shí)，和才同時(shí)導(dǎo)通，并使輸出為低電平。因此，Y和A、B之間為與非關(guān)系，即。
 
(a) TTL與非門電路結(jié)構(gòu)                       (b) 多發(fā)射極三極管
圖2.31  TTL與非門電路
可見(jiàn)，TTL電路中的與邏輯關(guān)系是利用的多發(fā)射極結(jié)構(gòu)實(shí)現(xiàn)的。
與非門輸出電路的結(jié)構(gòu)和電路參數(shù)與反相器相同，所以反相器的輸出特性也適用于與非門。
在計(jì)算與非門每個(gè)輸入端的輸入電流時(shí)，應(yīng)根據(jù)輸入端的不同工作狀態(tài)區(qū)別對(duì)待。在把兩個(gè)輸入端并聯(lián)使用時(shí)，由圖2.31可以看出，低電平輸入電流可按式(2-8)計(jì)算，所以和反相器相同。而輸入接高電平時(shí)，和分別為兩個(gè)倒置三極管的等效集電極，所以總的輸入電流為單個(gè)輸入端的高電平輸入電流的兩倍。
如果A、B一個(gè)接高電平而另一個(gè)接低電平，則低電平輸入電流與反相器的基本相同，而高電平輸入電流比反相器的略大一些。
2) 或非門
TTL或非門的典型電路如圖2.32所示。
 
圖2.32  TTL或非門電路
圖2.32中，、和所組成的電路與、和所組成的電路完全相同。當(dāng)A為高電平時(shí)，和同時(shí)導(dǎo)通，截止，輸出Y為低電平。當(dāng)B為高電平時(shí)，和同時(shí)導(dǎo)通，截止，輸出Y也是低電平。只有當(dāng)A、B都為低電平時(shí)，和同時(shí)截止，截止而導(dǎo)通，從而使輸出Y成為高電平。因此，Y和A、B間為或非關(guān)系，即。
可見(jiàn)，或非門中的或邏輯關(guān)系是通過(guò)將和兩個(gè)三極管的輸出端并聯(lián)來(lái)實(shí)現(xiàn)的。
由于或非門的輸入端和輸出端電路結(jié)構(gòu)與反相器相同，所以輸入特性和輸出特性也和反相器一樣。
3) 與或非門
若將圖2.32所示的或非門電路中的每個(gè)輸入端都改用多發(fā)射極三極管，就得到了如圖2.33所示的與或非門電路。
由圖2.33可見(jiàn)，當(dāng)A、B同時(shí)為高電平時(shí)，、導(dǎo)通而截止，輸出Y為低電平。同理，當(dāng)C、D同時(shí)為高電平時(shí)，、導(dǎo)通而截止，也使Y為低電平。只有當(dāng)A、B和C、D每一組輸入都不同時(shí)為高電平時(shí)，和才同時(shí)截止，使截止而導(dǎo)通，輸出Y為高電平。因此，Y和A、B及C、D間是與或非關(guān)系，即。
4) 異或門
TTL異或門的典型電路如圖2.34所示。
 
 
圖2.33  TTL與或非門電路
圖2.34  TTL異或門電路
圖2.34中虛線以右部分和或非門的反相級(jí)、輸出級(jí)相同，只要和當(dāng)中有一個(gè)基極為高電平，都能使截止、導(dǎo)通，輸出為低電平。
若A、B同時(shí)為高電平，則、導(dǎo)通而截止，輸出為低電平。反之，若A、B同時(shí)為低電平，則和同時(shí)截止，使和導(dǎo)通而截止，輸出也為低電平。
當(dāng)A、B中一個(gè)是高電平而另一個(gè)是低電平時(shí)，正向飽和導(dǎo)通、截止。同時(shí)，由于A、B中必有一個(gè)是高電平，使、中有一個(gè)導(dǎo)通，從而使截止。、同時(shí)截止以后，導(dǎo)通，截止，故輸出為高電平。因此，Y和A、B間為異或關(guān)系，即。
與非門、或非門電路是在與門、或門電路的基礎(chǔ)上在電路內(nèi)部增加一級(jí)反相級(jí)所構(gòu)成的。因此，與門、或門的輸入電路及輸出電路和與非門、或非門的相同。這兩種門電路的具體電路和工作原理就不一一介紹了。
2. 集電極開(kāi)路的門電路
雖然推拉式輸出電路結(jié)構(gòu)具有輸出電阻很低的優(yōu)點(diǎn)，但使用時(shí)有一定的局限性。首先，不能把它們的輸出端并聯(lián)使用。如圖2.35所示，倘若一個(gè)門的輸出是高電平而另一個(gè)門的輸出是低電平，則輸出端并聯(lián)以后必然有很大的負(fù)載電流同時(shí)流過(guò)這兩個(gè)門的輸出級(jí)。這個(gè)電流的數(shù)值將遠(yuǎn)遠(yuǎn)超過(guò)正常工作電流，可能使門電路損壞。
其次，在采用推拉式輸出級(jí)的門電路中，電源一經(jīng)確定(通常規(guī)定工作在 5 V)，輸出的高電平也就固定了，因而無(wú)法滿足對(duì)不同輸出高、低電平的需要。此外，推拉式電路結(jié)構(gòu)也不能滿足驅(qū)動(dòng)較大電流、較高電壓的負(fù)載要求。
克服上述局限性的方法就是把輸出級(jí)改為集電極開(kāi)路的三極管結(jié)構(gòu)，做成集電極開(kāi)路的門電路(Open Collector Gate)，簡(jiǎn)稱OC門。
圖2.36給出了OC門的電路結(jié)構(gòu)和圖形符號(hào)。這種門電路在工作時(shí)需要外接負(fù)載電阻和電源。只要電阻的阻值和電源電壓的數(shù)值選擇得當(dāng)，就能夠做到既保證輸出的高、低電平符合要求，輸出端三極管的負(fù)載電流也不會(huì)過(guò)大。
 
 
圖2.35  推拉式輸出級(jí)并聯(lián)的情況
圖2.36  集電極開(kāi)路與非門的電路結(jié)構(gòu)和圖形符號(hào)
圖2.37是將兩個(gè)OC結(jié)構(gòu)與非門的輸出并聯(lián)的例子。由圖可知，只有A、B同時(shí)為高電平時(shí)才導(dǎo)通，輸出低電平，故。同理，�，F(xiàn)將、兩條輸出線直接接在一起，因而只要、中有一個(gè)是低電平，Y就是低電平。只有、同時(shí)為高電平時(shí)，Y才為高電平，即。Y和、之間的這種連接方式稱為“線與”，在邏輯圖中用方框表示。因?yàn)�，所以將兩個(gè)OC結(jié)構(gòu)的與非門線與連接即可得到與或非的邏輯功能。
 
圖2.37  OC門輸出并聯(lián)的接法及邏輯圖
由于和同時(shí)截止時(shí)輸出的高電平為，而的電壓數(shù)值可以不同于門電路本身的電源，所以只要根據(jù)要求選擇的大小，就可以得到所需的值。
另外，有些OC門的輸出管設(shè)計(jì)得尺寸較大，足以承受較大電流和較高電壓。例如SN7407輸出管允許的最大負(fù)載電流為40 mA，截止時(shí)耐壓30 V，足以直接驅(qū)動(dòng)小型繼電器。
下面簡(jiǎn)要地介紹一下OC門外接負(fù)載電阻的計(jì)算方法。在圖2.38(a)所示的電路中，假定將n個(gè)OC門的輸出端并聯(lián)使用，負(fù)載是m個(gè)TTL與非門的輸入端。
當(dāng)所有OC門同時(shí)截止時(shí)，輸出為高電平。為保證高電平不低于規(guī)定的值，顯然不能選得過(guò)大。據(jù)此便可列出計(jì)算最大值的公式為
                                         (2-13)
式中：為外接電源電壓；為每個(gè)OC門輸出三極管截止時(shí)的漏電流；為負(fù)載門每個(gè)輸入端的高電平輸入電流。圖中標(biāo)出了此時(shí)各個(gè)電流的實(shí)際流向。
當(dāng)OC門中只有一個(gè)導(dǎo)通時(shí)，電流的實(shí)際流向如圖2.38(b)所示。因?yàn)檫@時(shí)負(fù)載電流全部流入導(dǎo)通的那個(gè)OC門，所以值不可太小，以確保流入導(dǎo)通OC門的電流不致超過(guò)最大允許的負(fù)載電流。由此得到計(jì)算最小值的公式為
                                         (2-14)
式中：為規(guī)定的輸出低電平；為負(fù)載門的數(shù)目(如果負(fù)載門為或非門，為輸入端數(shù)目)；為每個(gè)負(fù)載門的低電平輸入電流。
最后選定的值應(yīng)介于式(2-13)和式(2-14)所規(guī)定的最大值與最小值之間。除了與非門和反相器以外，與門、或門、或非門等都可以做成集電極開(kāi)路的輸出結(jié)構(gòu)，而且外接負(fù)載電阻的計(jì)算方法也相同。
 
(a) 計(jì)算OC門負(fù)載電阻最大值的電路示意圖       (b) 計(jì)算OC門負(fù)載電阻最小值的電路示意圖
圖2.38  計(jì)算OC門負(fù)載電阻最大值和最小值的工作狀態(tài)
3. 三態(tài)輸出門電路
三態(tài)輸出門(Three-State Output Gate)，簡(jiǎn)稱TS門，是在普通門電路的基礎(chǔ)上附加控制電路而構(gòu)成的。
圖2.39給出了三態(tài)輸出門的電路圖及圖形符號(hào)。其中圖2.39(a)所示電路的控制端EN為高電平時(shí)(EN=1)，P點(diǎn)為高電平，二極管VD截止，電路的工作狀態(tài)和普通的與非門沒(méi)有區(qū)別。這時(shí)，可能是高電平，也可能是低電平，視A、B的狀態(tài)而定。而當(dāng)控制端EN為低電平時(shí)(EN=0)，P點(diǎn)為低電平，截止。同時(shí)，二極管VD導(dǎo)通，的基極電位被鉗在0.7 V，使截止。由于和同時(shí)截止，所以輸出端呈高阻狀態(tài)。這樣輸出端就有三種可能出現(xiàn)的狀態(tài)：高阻、高電平和低電平。故稱這種門電路為三態(tài)輸出門。
因?yàn)閳D2.39(a)所示電路在EN=1時(shí)為正常的與非工作狀態(tài)，所以稱為控制端高電平有效。而在圖2.39(b)所示電路中，EN=0時(shí)為工作狀態(tài)，故稱為控制端低電平有效。
 
(a) 控制端高電平有效                            (b)控制端低電平有效
圖2.39  三態(tài)輸出門的電路圖和圖形符號(hào)
在一些復(fù)雜的數(shù)字系統(tǒng)(如微型計(jì)算機(jī))中，為了減少各個(gè)單元電路之間連線的數(shù)目，希望能在同一條導(dǎo)線上分時(shí)傳遞若干個(gè)門電路的輸出信號(hào)。這時(shí)可采用如圖2.40(a)所示的連接方式：圖中～均為三態(tài)與非門。只要在工作時(shí)控制各個(gè)門的EN端輪流等于1，而且任何時(shí)候僅有一個(gè)等于1，就可以把各個(gè)門的輸出信號(hào)輪流送到公共的傳輸線——總線上而互不干擾。這種連接方式稱為總線結(jié)構(gòu)。
三態(tài)輸出門還經(jīng)常做成單輸入、單輸出的總線驅(qū)動(dòng)器，并且輸入與輸出有同相和反相兩種類型。
利用三態(tài)輸出門電路還能實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。在圖2.40(b)所示的電路中，當(dāng)EN=1時(shí)工作而為高阻態(tài)，數(shù)據(jù)經(jīng)反相后送到總線上；當(dāng)EN=0時(shí)工作而為高阻態(tài)，來(lái)自總線的數(shù)據(jù)經(jīng)反相后由送出。
 
(a) 將三態(tài)輸出門接成總線結(jié)構(gòu)      (b) 三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸
圖2.40  三態(tài)輸出門的應(yīng)用
2.3.5 TTL數(shù)字集成電路系列
TI公司最初生產(chǎn)的TTL電路取名為SN54/74系列，稱之為TTL基本系列。
為滿足用戶在提高工作速度和降低功耗這兩方面的要求，繼上述的74系列之后，TI公司又相繼研制和生產(chǎn)了74H系列、74S系列、74LS系列、74AS系列和74ALS系列等改進(jìn)的TTL電路�，F(xiàn)將這幾種改進(jìn)系列在電路結(jié)構(gòu)和電氣特性上的特點(diǎn)分述如下，并比較了54系列與74系列的異同。
1. 74H系列
74H系列又稱高速系列。圖2.41所示為74H系列與非門(74H00)的電路結(jié)構(gòu)。為了提高電路的開(kāi)關(guān)速度，減小傳輸延遲時(shí)間，在電路結(jié)構(gòu)上采取了兩項(xiàng)改進(jìn)措施：一是在輸出級(jí)采用了達(dá)林頓結(jié)構(gòu)，用和組成的復(fù)合三極管代替原來(lái)的；二是將所有電阻的阻值普遍降低為原來(lái)的一半左右。
采用達(dá)林頓結(jié)構(gòu)進(jìn)一步減小了門電路輸出高電平時(shí)的輸出電阻，從而提高了對(duì)負(fù)載電容的充電速度。減小了電路中各個(gè)電阻的阻值以后，不僅縮短了電路中各節(jié)點(diǎn)電位的上升時(shí)間和下降時(shí)間，也加速了三極管的開(kāi)關(guān)過(guò)程。因此，74H系列門電路的平均傳輸延遲時(shí)間約為74系列門電路的一半，通常在10 ns以內(nèi)。
減小電阻阻值帶來(lái)的不利影響是增加了電路的靜態(tài)功耗。74H系列門電路的平均電流約為74系列門電路的兩倍。這就是說(shuō)，74H系列門電路工作速度的提高是用增加功耗的代價(jià)換取的。因此，74H系列門電路的改進(jìn)效果不夠理想。


 
圖2.41  74H系列與非門(74H00)的電路結(jié)構(gòu)
2. 74S系列
74S系列又稱肖特基系列。通過(guò)對(duì)74系列門電路動(dòng)態(tài)過(guò)程的分析可以看到，三極管導(dǎo)通時(shí)工作處于深度飽和狀態(tài)是產(chǎn)生傳輸延遲時(shí)間的一個(gè)主要原因。如果能避免三極管導(dǎo)通時(shí)進(jìn)入深度飽和狀態(tài)，那么傳輸延遲時(shí)間將大幅度減小。為此，在74S系列的門電路中，采用了抗飽和三極管(或稱為肖特基三極管)。
抗飽和三極管是由普通的雙極型三極管和肖特基勢(shì)壘二極管(Schottky Barrier Diode，SBD)組合而成的，如圖2.42所示。
和普通的PN結(jié)型二極管不同，肖特基勢(shì)壘二極管是由金屬和半導(dǎo)體接觸而形成的。它的制造工藝和TTL電路的常規(guī)工藝是完全相容的，以致無(wú)須增加工藝步驟即可得到SBD。由圖2.43可見(jiàn)，為了獲得鋁-N型硅接觸的SBD，只需在制作基極的鋁引線時(shí)把它延伸到N型的集電區(qū)半導(dǎo)體上就行了。而且，這個(gè)SBD的極性也恰好是基極一側(cè)為正，集電極一側(cè)為負(fù)。
 
 
圖2.42  抗飽和三極管
圖2.43  肖特基勢(shì)壘二極管的結(jié)構(gòu)
由于SBD的開(kāi)啟電壓很低，只有0.3～0.4 V，所以當(dāng)三極管的b-c結(jié)進(jìn)入正向偏置以后，SBD首先導(dǎo)通，并將b-c結(jié)的正向電壓鉗在0.3～0.4 V。此后從基極注入的過(guò)驅(qū)動(dòng)電流從SBD流走，從而有效地制止了三極管進(jìn)入深度飽和狀態(tài)。
圖2.44所示為74S系列與非門(74S00)的電路結(jié)構(gòu)。其中、、、和都是抗飽和三極管。因?yàn)榈腷-c結(jié)不會(huì)出現(xiàn)正向偏置，亦即不會(huì)進(jìn)入飽和狀態(tài)，所以不必改用抗飽和三極管。電路中仍采用了較小的電阻阻值(與74H系列相當(dāng))。
電路結(jié)構(gòu)的另一個(gè)特點(diǎn)是用、和組成的有源電路代替了74H系列中的電阻，為管的發(fā)射結(jié)提供了一個(gè)有源泄放回路。在由截止變?yōu)閷?dǎo)通的瞬間，由于的基極回路中串接了電阻，所以的基極必然先于的基極導(dǎo)通，使發(fā)射極的電流全部流入的基極，從而加速了的導(dǎo)通過(guò)程。而在穩(wěn)態(tài)下，由于導(dǎo)通后產(chǎn)生的分流作用減少了的基極電流，也就減輕了的飽和程度，這又有利于加快從導(dǎo)通變?yōu)榻刂沟倪^(guò)程。
當(dāng)從導(dǎo)通變?yōu)榻刂挂院�，由于仍處于�?dǎo)通狀態(tài)，為的基極提供了一個(gè)瞬間的低內(nèi)阻泄放回路，使得以迅速截止。因此，有源泄放回路的存在縮短了門電路的傳輸延遲時(shí)間。
此外，引進(jìn)有源泄放電路還改善了門電路的電壓傳輸特性。因?yàn)榈陌l(fā)射結(jié)必須經(jīng)或的發(fā)射結(jié)才能導(dǎo)通，所以不存在導(dǎo)通而尚未導(dǎo)通的階段，而這個(gè)階段正是產(chǎn)生電壓傳輸特性線性區(qū)的根源，因此74S系列門電路的電壓傳輸特性曲線上沒(méi)有線性區(qū)，更接近于理想的開(kāi)關(guān)特性，如圖2.45所示。從圖中可以看到，74S系列門電路的閾值電壓比74系列的要低一些。這是因?yàn)闉榭癸柡腿龢O管，它的b-c極間存在SBD，所以開(kāi)始導(dǎo)通所需要的輸入電壓比74系列門電路要低一點(diǎn)。
 
 
圖2.44  74S系列與非門(74S00)的電路結(jié)構(gòu)
圖2.45  74S系列反相器的電壓傳輸特性曲線
采用抗飽和三極管和減小電路中電阻的阻值也帶來(lái)了一些缺點(diǎn)：首先，電路的功耗加大了；其次，由于脫離了深度飽和狀態(tài)，導(dǎo)致輸出低電平升高(最大值可達(dá)0.5 V左右)。
3. 74LS系列
性能比較理想的門電路應(yīng)該是工作速度既快，功耗又小。然而從上面的分析中可以發(fā)現(xiàn)，縮短傳輸延遲時(shí)間和降低功耗對(duì)電路提出的要求往往是互相矛盾的。因此，只有用傳輸延遲時(shí)間和功耗的乘積(Delay-Power Produdct，簡(jiǎn)稱延遲-功耗積或dp積)才能全面評(píng)價(jià)門電路性能的優(yōu)劣。延遲-功耗積越小，電路的綜合性能越好。
為了得到更小的延遲-功耗積，在兼顧功耗與速度兩方面的基礎(chǔ)上又進(jìn)一步開(kāi)發(fā)了74LS系列(也稱為低功耗肖特基系列)。
圖2.46所示為74LS系列與非門(74LS00)的電路結(jié)構(gòu)。為了降低功耗，74LS大幅度提高了電路中各個(gè)電阻的阻值。同時(shí)，將原來(lái)接地的一端改接輸出端，以減小導(dǎo)通時(shí)上的功耗。74LS系列門電路的功耗僅為74系列的1/5、74H系列的1/10。為了縮短傳輸延遲時(shí)間，提高開(kāi)關(guān)工作速度，74LS沿用了74S系列提高工作速度的兩種方法：使用抗飽和三極管和引入有源泄放電路。同時(shí)，還將輸入端的多發(fā)射極三極管用SBD代替，因?yàn)檫@種二極管沒(méi)有電荷存儲(chǔ)效應(yīng)，有利于提高工作速度。此外，為進(jìn)一步加速電路開(kāi)關(guān)狀態(tài)的轉(zhuǎn)換過(guò)程，又接入了、這兩個(gè)SBD。當(dāng)輸出端由高電平跳變?yōu)榈碗娖綍r(shí)，經(jīng)的集電極和的基極為輸出端的負(fù)載電容提供了另一條放電回路，既加快了負(fù)載電容的放電速度，又為增加了基極驅(qū)動(dòng)電流，加速了的導(dǎo)通過(guò)程。同時(shí)，也通過(guò)為的基極提供一個(gè)附加的低內(nèi)阻放電通路，使更快地截止，這也有利于縮短傳輸延遲時(shí)間。由于采用了這一系列的措施，雖然電阻阻值增大了很多，但74LS的傳輸延遲時(shí)間仍可達(dá)到74系列的水平。74LS系列的延遲-功耗積是上述四種TTL電路系列中最小的一種，僅為74系列的1/5、74S系列的1/3。
 
圖2.46  74LS系列與非門(74LS00)的電路結(jié)構(gòu)
74LS系列門電路的電壓傳輸特性曲線也沒(méi)有線性區(qū)，而且閾值電壓要比74系列低，約為1V左右。
4.  74AS和74ALS系列
74AS系列是為了進(jìn)一步縮短傳輸延遲時(shí)間而設(shè)計(jì)的改進(jìn)系列。它的電路結(jié)構(gòu)與74LS系列相似，但是電路中采用了很低的電阻阻值，從而提高了工作速度。
74ALS系列是為了獲得更小的延遲-功耗積而設(shè)計(jì)的改進(jìn)系列，它的延遲-功耗積是TTL電路所有系列中最小的。為了降低功耗，電路中采用了較高的電阻阻值，同時(shí)，通過(guò)改進(jìn)生產(chǎn)工藝縮小了內(nèi)部各個(gè)器件的尺寸，獲得了減小功耗、縮短延遲時(shí)間的雙重功效。此外，在電路結(jié)構(gòu)上也做了局部的改進(jìn)。
5.  54、54H、54S、54LS系列
54系列的TTL電路和74系列的TTL電路具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)。所不同的是，54系列比74系列的工作溫度范圍更寬，電源允許的工作范圍也更大。74系列的工作環(huán)境溫度規(guī)定為0～70℃，電源電壓的工作范圍為5V±5%；而54系列的工作環(huán)境溫度為-55～ 125℃，電源電壓的工作范圍為5V±10%。
54H與74H、54S與74S以及54LS與74LS系列的區(qū)別也僅在于工作環(huán)境溫度與電源電壓工作范圍不同，就像54系列和74系列的區(qū)別那樣。
為便于比較，現(xiàn)將不同系列TTL電路的延遲時(shí)間、功耗和延遲-功耗積(dp積)列于表2.3中。
表2.3  不同系列TTL門電路的性能比較
 
74/54
74H/54H
74S/54S
74LS/54LS
74AS/54AS
74ALS/54ALS
tpd/ns
10
6
4
10
1.5
4
P/(mW/門)
10
22.5
20
2
20
1
dp積/(ns·mW)
100
135
80
20
30
4
 
在不同系列的TTL器件中，只要器件型號(hào)的后幾位數(shù)字一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。例如7420、74H20、74S20、74LS20、74ALS20都是雙4輸入與非門(內(nèi)部有兩個(gè)4輸入端的與非門)，都采用14條引腳雙列直插式封裝，而且輸入端、輸出端、電源、地線的引腳位置也都是相同的。
2.4  CMOS門電路 
2.4.1  CMOS反相器的電路結(jié)構(gòu)和工作原理 
1. 電路結(jié)構(gòu)
由2.1.3節(jié)可知，MOS管開(kāi)關(guān)電路滿足=0 V時(shí)，；時(shí)，。因此，這是一個(gè)反相器。用一個(gè)PMOS管代替圖2.11(a)中RD的位置，可以構(gòu)成CMOS反相器，其基本電路結(jié)構(gòu)形式為圖2.47所示的有源負(fù)載反相器。其中VTl是P溝道增強(qiáng)型MOS管，VT2是N溝道增強(qiáng)型MOS管。假設(shè)VTl和VT2的開(kāi)啟電壓分別為VGS(th)P和VGS(th)N，令VDD>VGS(th)N ，那么當(dāng)時(shí)，有
                         (2-15)
故VTl導(dǎo)通，且導(dǎo)通內(nèi)阻很低(在足夠大時(shí)可小于1 kW)；而VT2截止，且截止內(nèi)阻很高(可達(dá)～)。因此，輸出為高電平，。
當(dāng)時(shí)，則有
 
故VTl截止而VT2導(dǎo)通，輸出為低電平，且。
可見(jiàn)，輸出與輸入之間為邏輯非的關(guān)系，而其結(jié)構(gòu)由一個(gè)PMOS管和一個(gè)NMOS管構(gòu)成，因此稱為CMOS反相器。
在圖2.47所示的反相器電路中，無(wú)論是高電平還是低電平，VTl和VT2總是工作在一個(gè)導(dǎo)通而另一個(gè)截止的狀態(tài)，即所謂互補(bǔ)狀態(tài)，所以把這種電路結(jié)構(gòu)形式稱為互補(bǔ)對(duì)稱式金屬-氧化物-半導(dǎo)體電路(Complementary-SymmeteryMetal-Oxide-Semiconductor Gircuit)，簡(jiǎn)稱CMOS電路。
由于靜態(tài)條件下，無(wú)論是高電平還是低電平，VTl和VT2中總有一個(gè)是截止的，而且截止內(nèi)阻又極高，流過(guò)VTl和VT2的靜態(tài)電流極小，因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的一大優(yōu)點(diǎn)。
2. 電壓傳輸特性和電流傳輸特性
在圖2.47所示的CMOS反相器電路中，設(shè)，且，VTl和VT2具有同樣的導(dǎo)通內(nèi)阻和截止內(nèi)阻，則輸出電壓隨輸入電壓變化的曲線，即電壓傳輸特性曲線如圖2.48所示。
 
 
圖2.47  CMOS反相器
圖2.48  CMOS反相器的電壓傳輸特性曲線
當(dāng)反相器工作于電壓傳輸特性曲線的AB段時(shí)，由于，而，故VTl導(dǎo)通并工作在低內(nèi)阻的電阻區(qū)，VT2截止，分壓的結(jié)果。
在BC段，，，，VTl和VT2同時(shí)導(dǎo)通。假設(shè)VTl和VT2的參數(shù)完全對(duì)稱，則時(shí)兩管的導(dǎo)通內(nèi)阻相等，，即工作于電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點(diǎn)。因此，CMOS反相器的閾值電壓為。
在特性曲線的CD段，由于，使，故VTl截止，而，VT2導(dǎo)通，因此。
從圖2.48所示的曲線上還可以看到，CMOS反相器的電壓傳輸特性上不僅有，而且轉(zhuǎn)折區(qū)的變化率很大，因此它更接近于理想的開(kāi)關(guān)特性。這種形式的電壓傳輸特性使CMOS反相器獲得了更大的輸入端噪聲容限。
圖2.49所示為漏極電流隨輸入電壓而變化的曲線，即所謂電流傳輸特性曲線。這個(gè)特性曲線也可以分成三個(gè)工作區(qū)。在AB段，因?yàn)閂T2工作在截止?fàn)顟B(tài)，內(nèi)阻非常高，所以流過(guò)VTl和VT2的漏極電流幾乎等于零。在BC段，VTl、VT2同時(shí)導(dǎo)通，有電流流過(guò)VTl和VT2，而且附近的最大�？紤]到CMOS電路的這一特點(diǎn)，在使用這類器件時(shí)不應(yīng)使之長(zhǎng)期工作在電流傳輸特性的BC段()，以防止器件因功耗過(guò)大而損壞。在CD段，因?yàn)閂Tl為截止?fàn)顟B(tài)，內(nèi)阻非常高，所以流過(guò)VTl和VT2的漏極電流也幾乎為零。
3. 輸入端噪聲容限
圖2.50中畫(huà)出了為不同數(shù)值時(shí)CMOS反相器的電壓傳輸特性曲線�？梢钥闯觯�隨著的增加，和也相應(yīng)加大，而且每個(gè)值下的和始終保持相等。
 
 
圖2.49  CMOS反相器的電流傳輸特性曲線
圖2.50  不同VDD下CMOS反相器的噪聲容限
國(guó)產(chǎn)CC4000系列CMOS電路的性能指標(biāo)中規(guī)定：在輸出高、低電平的變化不大于0.1的條件下，輸入信號(hào)低、高電平允許的最大變化量為和。測(cè)試結(jié)果表明，=>0.3。圖2.51中繪出了和隨變化的情況。圖中取(-0.05) V為的正常值，取0.05 V為的正常值。
圖2.51  CMOS反相器輸入端噪聲容限與VDD的關(guān)系
為了提高CMOS反相器的輸入端噪聲容限，可以適當(dāng)提高，而這在TTL電路中是辦不到的。
2.4.2  CMOS反相器的外部特性 
1. 輸入特性
CC4000系列CMOS反相器輸入保護(hù)電路的輸入特性曲線如圖2.52(a)所示。在 范圍內(nèi)，輸入電流。當(dāng)以后，迅速增大。而在以后，VD2經(jīng)導(dǎo)通，的絕對(duì)值隨絕對(duì)值的增加而增加。二者絕對(duì)值的增加近似呈線性關(guān)系，變化的斜率由決定。
常見(jiàn)于74HC系列CMOS器件中的輸入保護(hù)電路的輸入特性曲線如圖2.52(b)所示。
 
               (a)  CC4000系列電路的輸入特性曲線      (b)  74HC系列電路的輸入特性曲線
圖2.52  CMOS反相器的輸入特性曲線
2. 輸出特性
1) 低電平輸出特性
當(dāng)時(shí)，反相器的P溝道管截止、N溝道管導(dǎo)通，工作狀態(tài)如圖2.53所示。這時(shí)負(fù)載電流從負(fù)載電路注入VT2、輸出電平隨增加而升高，如圖2.54所示。因?yàn)檫@時(shí)的就是，就是，所以與的曲線實(shí)際上也就是VT2的漏極特性曲線。從曲線上還可以看到，由于VT2的導(dǎo)通內(nèi)阻與的大小有關(guān)，越大，導(dǎo)通內(nèi)阻越小，所以在同樣的值下，越高，VT2導(dǎo)通時(shí)的越大，也越低。
 
 
圖2.53  VO=VOL時(shí)CMOS反相器的工作狀態(tài)
圖2.54  CMOS反相器的低電平輸出特性曲線
2) 高電平輸出特性
當(dāng)CMOS反相器的輸出為高電平，即時(shí)，P溝道管導(dǎo)通而N溝道管截止，電路的工作狀態(tài)如圖2.55所示。這時(shí)的負(fù)載電流是從門電路的輸出端流出的，與規(guī)定的負(fù)載電流正方向相反，在圖2.56所示的輸出特性曲線上為負(fù)值。
由圖2.55可見(jiàn)，這時(shí)的數(shù)值等于減去VTl的導(dǎo)通壓降。隨著負(fù)載電流的增加，VTl的導(dǎo)通壓降加大，下降。如前所述，因?yàn)镸OS管的導(dǎo)通內(nèi)阻與大小有關(guān)，所以在同樣的值下，越高，則VTl導(dǎo)通時(shí)越小，它的導(dǎo)通內(nèi)阻越小，也就下降得越少，如圖2.56所示。
CC4000系列門電路的性能參數(shù)規(guī)定：當(dāng)>5 V，而且輸出電流不超出允許范圍時(shí)，、。因此，可以認(rèn)為、。


 
 
 
圖2.55  VO=VOH時(shí)CMOS反相器的工作狀態(tài)
圖2.56  CMOS反相器的高電平輸出特性曲線
2.4.3  CMOS與非門和或非門 
圖2.57所示為CMOS與非門的基本結(jié)構(gòu)形式，它由兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管VT1、VT3和兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管VT2、VT4組成。
當(dāng)A =1、B =0時(shí)，VT3導(dǎo)通、VT4截止，故Y =1。而當(dāng)A =0、B =1時(shí)，VT1導(dǎo)通、VT2截止，也使Y =1。只有在A =B =1時(shí)，VT1和VT3同時(shí)截止、VT2和VT4同時(shí)導(dǎo)通，才有Y =0。因此，Y和A、B間是與非關(guān)系，即。
圖2.58所示為CMOS或非門的基本結(jié)構(gòu)形式，它由兩個(gè)并聯(lián)的N溝道增強(qiáng)型MOS管VT2、VT4和兩個(gè)串聯(lián)的P溝道增強(qiáng)型MOS管VT1、VT3組成。
圖2.57  CMOS與非門
圖2.58  CMOS或非門
在這個(gè)電路中，只要A、B當(dāng)中有一個(gè)是高電平，輸出就是低電平。只有當(dāng)A、B同時(shí)為低電平時(shí)，才使VT2和VT4同時(shí)截止、VT1和VT3同時(shí)導(dǎo)通，輸出為高電平。因此，Y和A、B間是或非關(guān)系，即。
利用與非門、或非門和反相器又可組成與門、或門、與或非門、異或門等，這里就不一一列舉了。
圖2.57所示的與非門電路雖然結(jié)構(gòu)很簡(jiǎn)單，但也存在著很大的缺點(diǎn)。
首先，它的輸出電阻受輸入端狀態(tài)的影響。假定每個(gè)MOS管的導(dǎo)通內(nèi)阻均為，截止內(nèi)阻，則根據(jù)前面對(duì)圖2.57的分析可知：
若A=B=1，則
若A=B=0，則
若A=1、B=0，則
若A=0、B=1，則
可見(jiàn)，輸入狀態(tài)的不同可以使輸出電阻相差4倍之多。
其次，輸出的高、低電平受輸入端數(shù)目的影響。輸入端數(shù)目越多，串聯(lián)的驅(qū)動(dòng)管數(shù)目也越多，輸出的低電平也越高。而當(dāng)輸入全部為低電平時(shí)，輸入端，負(fù)載管并聯(lián)的數(shù)目就越多，輸出的高電平也更高一些。
在圖2.58所示的或非門電路中也存在類似的問(wèn)題。因?yàn)镸OS管的柵極和襯底之間存在著以SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)又非常薄(約 1000)，極易被擊穿(耐壓約100 V)，所以必須采取保護(hù)措施。
在目前生產(chǎn)的CMOS集成電路中都采用了各種形式的輸入保護(hù)電路，圖2.59所示的保護(hù)電路就是常用的兩種。在CC4000系列CMOS器件中，多采用圖2.59(a)所示的輸入保護(hù)電路。圖中的VDl和VD2都是雙極型二極管，它們的正向?qū)�通壓�?0.5～0.7 V，反向擊穿電壓約為30 V。由于VDl是在輸入端的P型擴(kuò)散電阻區(qū)和N型襯底間自然形成的，是一種所謂分布式二極管結(jié)構(gòu)，所以在圖2.59(a)中用一條虛線和兩端的兩個(gè)二極管表示。這種分布式二極管結(jié)構(gòu)可以通過(guò)較大的電流。的阻值一般在1.5～2.5 kW之間。C1和C2分別表示VT1和VT2的柵極等效電容。
 
(a) CC4000系列的輸入保護(hù)電路                (b) 74HC系列的輸入保護(hù)電路
圖2.59  CMOS反相器的輸入保護(hù)電路
在輸入信號(hào)電壓的正常工作范圍內(nèi)()，輸入保護(hù)電路不起作用。
若二極管的正向?qū)�通壓降為，則時(shí)，VD1導(dǎo)通，將VTl和VT2的柵極電位鉗在，保證加到C2上的電壓不超過(guò)。而當(dāng)-0.7V時(shí)，VD2導(dǎo)通，將柵極電位鉗在，保證加到C1上的電壓也不會(huì)超過(guò)。因?yàn)槎鄶?shù)CMOS集成電路使用的不超過(guò)18 V，所以加到C1和C2上的電壓不會(huì)超過(guò)允許的耐壓極限。
在輸入端出現(xiàn)瞬時(shí)的過(guò)沖電壓而使VD1或VD2發(fā)生擊穿的情況下，只要反向擊穿電流不過(guò)大，而且持續(xù)時(shí)間很短，那么在反向擊穿電壓消失后，VD1和VD2的PN結(jié)仍可恢復(fù)工作。
當(dāng)然，這種保護(hù)措施是有一定限度的。如果通過(guò)VD1或VD2的正向?qū)�通電流過(guò)大或反向擊穿電流過(guò)大，都會(huì)損壞輸入保護(hù)電路，進(jìn)而使MOS管柵極被擊穿。因此，在可能出現(xiàn)上述情況時(shí)，還必須采取一些附加的保護(hù)措施，并注意器件的正確使用方法。
為了克服這些缺點(diǎn)，在目前生產(chǎn)的CC4000系列和74HC系列CMOS電路中均采用帶緩沖級(jí)的結(jié)構(gòu)，就是在門電路的每個(gè)輸入端、輸出端各增設(shè)一級(jí)反相器。加進(jìn)的這些具有標(biāo)準(zhǔn)參數(shù)的反相器稱為緩沖器。
需要注意的一點(diǎn)是，輸入、輸出端加進(jìn)緩沖器以后，電路的邏輯功能也發(fā)生變化。圖2.60所示的與非門電路是在圖2.58所示的或非門電路的基礎(chǔ)上增加了緩沖器以后得到的。在原來(lái)與非門的基礎(chǔ)上增加緩沖級(jí)以后就得到了或非門電路，如圖2.61所示。
 
圖2.60  帶緩沖級(jí)的CMOS與非門電路
圖2.61  帶緩沖級(jí)的CMOS或非門電路
對(duì)于這些帶緩沖級(jí)的門電路，其輸出電阻和輸出的高、低電平以及電壓傳輸特性將不受輸入端狀態(tài)的影響。而且，電壓傳輸特性曲線的轉(zhuǎn)折區(qū)也變得更陡了。此外，前面講到的CMOS反相器的輸入特性和輸出特性對(duì)這些門電路自然也適用。
2.4.4  CMOS三態(tài)門和漏極開(kāi)路門
1. 三態(tài)輸出的CMOS門電路
CMOS三態(tài)輸出門從電路結(jié)構(gòu)上分大體有以下三種形式。
第一種電路結(jié)構(gòu)是在反相器上增加一對(duì)P溝道和N溝道的MOS管，如圖2.62所示。當(dāng)控制端=1時(shí)，附加管和同時(shí)截止，輸出呈高阻態(tài)。而當(dāng)=0時(shí)，和同時(shí)導(dǎo)通，反相器正常工作，。
 
圖2.62  CMOS三態(tài)門電路結(jié)構(gòu)之一
第二種電路結(jié)構(gòu)是在反相器的基礎(chǔ)上增加一個(gè)控制管和一個(gè)與非門或者或非門，如圖2.63所示。
在圖2.63(a)所示的電路中，若=1，則控制管截止。這時(shí)或非門的輸出為0，亦為截止?fàn)顟B(tài)，故輸出為高阻態(tài)。反之，若=0，則導(dǎo)通，門電路正常工作，Y =A。
在圖2.63(b)所示的電路中是用與非門和控制管實(shí)現(xiàn)三態(tài)控制的。當(dāng)EN=0時(shí)，截止，由于這時(shí)與非門的輸出為高電平，VTl也截止，所以輸出為高阻態(tài)。而當(dāng)EN=1時(shí)，導(dǎo)通，門電路正常工作，Y=A。
 
(a) 用或非門控制                         (b) 用與非門控制
圖2.63  CMOS三態(tài)門電路結(jié)構(gòu)之二
第三種電路結(jié)構(gòu)是在反相器的輸出端串進(jìn)一個(gè)CMOS模擬開(kāi)關(guān)(參見(jiàn)2.4.5節(jié))，作為輸出狀態(tài)的控制開(kāi)關(guān)，如圖2.64所示。
當(dāng)=1時(shí)，傳輸門TG截止，輸出為高阻態(tài)。而當(dāng)=0時(shí)，TG導(dǎo)通，反相器的輸出通過(guò)模擬開(kāi)關(guān)到達(dá)輸出端，故。


 
圖2.64  CMOS三態(tài)門電路結(jié)構(gòu)之三
2. 漏極開(kāi)路的門電路
在CMOS電路中，CMOS門的輸出電路結(jié)構(gòu)可以做成漏極開(kāi)路的形式，也稱為OD門。這種輸出電路結(jié)構(gòu)經(jīng)常用在輸出/緩沖驅(qū)動(dòng)器中，或者用于輸出電平的變換，以及滿足吸收大負(fù)載電流的需要，此外也可用于實(shí)現(xiàn)線與邏輯。
圖2.65所示為CC40107雙2輸入與非緩沖/驅(qū)動(dòng)器的邏輯圖，它的輸出電路是一只漏級(jí)開(kāi)路的N溝道增強(qiáng)型MOS管。在輸出為低電平的條件下，它能吸收的最大負(fù)載電流達(dá)50 mA。
 
圖2.65  漏極開(kāi)路輸出的與非門CC40107
如果輸入信號(hào)的高電平，而輸出端外接電源為，則輸出的高電平將為。這樣就把、0的輸入信號(hào)高、低電平轉(zhuǎn)換成了0、的輸出電平了。
計(jì)算外接電阻的方法已經(jīng)在介紹TTL的OC門時(shí)講過(guò)，此處不再重復(fù)。
2.4.5  CMOS傳輸門
利用P溝道MOS管和N溝道MOS管的互補(bǔ)性可以接成如圖2.66所示的CMOS傳輸門。CMOS傳輸門如同CMOS反相器一樣，也是構(gòu)成各種邏輯電路的一種基本單元電路。
圖2.66中的VT1是N溝道增強(qiáng)型MOS管，VT2是P溝道增強(qiáng)型MOS管。因?yàn)閂T1和VT2的源極和漏極在結(jié)構(gòu)上是完全對(duì)稱的，所以柵極的引出端畫(huà)在柵極的中間。VT1和VT2的源極和漏極分別相連作為傳輸門的輸入端和輸出端。C和是一對(duì)互補(bǔ)的控制信號(hào)。
如果傳輸門的一端接輸入正電壓，另一端接負(fù)載電阻，則VT1和VT2的工作狀態(tài)如圖2.67所示。


 
圖2.66  CMOS傳輸門的電路結(jié)構(gòu)與邏輯符號(hào)
 
圖2.67  CMOS傳輸門中兩個(gè)MOS管的工作狀態(tài)
設(shè)控制信號(hào)C和的高、低電平分別為和0 V，那么當(dāng)、時(shí)，只要輸入信號(hào)的變化范圍不超出0～，則VT1和VT2同時(shí)截止。輸入與輸出之間呈高阻態(tài)()，傳輸門截止。
反之，若C=1、=0，而且在遠(yuǎn)大于VT1和VT2導(dǎo)通電阻的情況下，則當(dāng)時(shí)，VT1將導(dǎo)通；而當(dāng)時(shí)，VT2導(dǎo)通。因此，在0～之間變化時(shí)，VT1和VT2至少有一個(gè)是導(dǎo)通的，使與兩端之間呈低阻態(tài)(小于)，傳輸門導(dǎo)通。
由于VT1、VT2管的結(jié)構(gòu)形式是對(duì)稱的，即漏極和源極可互易使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。
利用CMOS傳輸門和CMOS反相器可以組合成各種復(fù)雜的邏輯電路，如數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。
傳輸門的另一個(gè)重要用途是用作模擬開(kāi)關(guān)，用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)。這一點(diǎn)是無(wú)法用一般的邏輯門實(shí)現(xiàn)的。模擬開(kāi)關(guān)的基本電路是由CMOS傳輸門和一個(gè)CMOS反相器組成，如圖2.68所示。和CMOS傳輸門一樣，它也是雙向器件。
 
圖2.68  CMOS雙向模擬開(kāi)關(guān)的電路結(jié)構(gòu)和符號(hào)


假定接在輸出端的電阻為(見(jiàn)圖2.69)，雙向模擬開(kāi)關(guān)的導(dǎo)通內(nèi)阻為。當(dāng)C=0(低電平)時(shí)開(kāi)關(guān)截止，輸出與輸入之間的聯(lián)系被切斷，。
當(dāng)C=1(高電平)時(shí)，開(kāi)關(guān)接通，輸出電壓為
                                              (2-16)
將與的比值定義為電壓傳輸系數(shù)，即
                                               (2-17)
為了得到盡量大而且穩(wěn)定的電壓傳輸系數(shù)，應(yīng)使，而且希望不受輸入電壓變化的影響。然而，MOS管的導(dǎo)通內(nèi)阻是柵源電壓的函數(shù)。從圖2.67可見(jiàn)，VT1和VT2的都是隨的變化而改變的。因而在不同的值下，VT1的導(dǎo)通內(nèi)阻、VT2的導(dǎo)通內(nèi)阻以及它們并聯(lián)而成的皆非常數(shù)。
圖2.70給出了、和隨變化的曲線。由于VT1和VT2的互補(bǔ)作用，的變化較、的變化明顯減小。但由于曲線的非線性及不完全對(duì)稱，還達(dá)不到基本不變的要求。為了進(jìn)一步減小的變化，又對(duì)圖2.68所示的電路做了改進(jìn)。采用改進(jìn)電路的國(guó)產(chǎn)CC4066模擬開(kāi)關(guān)集成電路在下的值不大于240，而且在變化時(shí)基本不變。目前某些精密CMOS模擬開(kāi)關(guān)的導(dǎo)通電阻已經(jīng)降低到了20以下。
 
 
圖2.69  CMOS模擬開(kāi)關(guān)接負(fù)載電阻的情況圖
圖2.70  CMOS模擬開(kāi)關(guān)的電阻特性
2.4.6 CMOS 數(shù)字集成電路系列 
1. 高速CMOS電路
自CMOS電路問(wèn)世以來(lái)，它便以其低功耗、高抗干擾能力等突出的優(yōu)點(diǎn)引起了用戶和生產(chǎn)廠商的普遍重視。然而早期生產(chǎn)的CMOS器件工作速度較低，使它的應(yīng)用范圍受到了一定的限制。
從圖2.71給出的MOS管結(jié)構(gòu)圖中可以看到，在MOS管中存在著一些寄生電容，因而降低了MOS管的開(kāi)關(guān)速度。這些電容包括柵極對(duì)襯底的電容、漏極對(duì)襯底的電容、源極對(duì)襯底的電容、柵極和漏極間的電容以及柵極和源極間的電容等。
為了減小這些電容，高速CMOS電路從工藝上做了改進(jìn)。首先，盡量減小了溝道的長(zhǎng)度，縮小了整個(gè)MOS管的尺寸。理論分析和實(shí)驗(yàn)證明，將器件尺寸縮小到原來(lái)的，開(kāi)關(guān)速度將提高10倍，同時(shí)功耗相應(yīng)地減小為原來(lái)的。而且，減小溝道長(zhǎng)度還能縮短載流子通過(guò)溝道的渡越時(shí)間，這也有利于提高開(kāi)關(guān)速度。其次，采用硅柵自對(duì)準(zhǔn)技術(shù)減小了柵極和漏極、柵極和源極的重疊區(qū)，可使和的數(shù)值減小。
 
圖2.71  MOS管的寄生電容效應(yīng)
采用上述短溝道、硅柵自對(duì)準(zhǔn)工藝生產(chǎn)的高速CMOS電路，其平均傳輸延遲時(shí)間小于10 ns，只有CC4000系列CMOS門電路的，與54LS/74LS系列的TTL門電路相當(dāng)。
高速CMOS門電路的通用系列為54HC/74HC系列。該系列產(chǎn)品使用 5 V電源，輸出的高、低電平與TTL電路兼容。不僅如此，54HC/74HC×××與54LS/74LS×××只要最后×××表示的數(shù)字相同，則兩種器件的邏輯功能、外形、尺寸及引腳排列順序也完全相同。這些都為以74HC系列產(chǎn)品替代74LS系列產(chǎn)品提供了方便。不過(guò)在輸入特性和輸出特性上，這兩種器件有所不同，在多數(shù)情況下還不能簡(jiǎn)單地互換使用。
2.  Bi-CMOS電路
Bi-CMOS是雙極型-CMOS(Bipolar-CMOS)電路的簡(jiǎn)稱。這種門電路的特點(diǎn)是邏輯部分采用CMOS結(jié)構(gòu)，輸出級(jí)采用雙極型三極管，因此，它兼有CMOS電路的低功耗和雙極型電路的低輸出內(nèi)阻的優(yōu)點(diǎn)，圖2.72所示為Bi-CMOS反相器的兩種電路結(jié)構(gòu)形式。其中圖2.72(a)是結(jié)構(gòu)最簡(jiǎn)單的一種，電路中兩個(gè)雙極型輸出管的基極接有下拉電阻。當(dāng)時(shí)，VT2和VT4導(dǎo)通，VT1和VT3截止，輸出為低電平；當(dāng)時(shí)，VT1和VT3導(dǎo)通，而VT2和VT4截止，輸出為高電平。
為了加快VT3和VT4的截止過(guò)程，要求和的阻值盡量��；而為了降低功耗要求，和的阻值應(yīng)盡量大，兩者顯然是矛盾的。為此，目前的Bi-CMOS反相器多半采用圖2.72(b)所示的電路結(jié)構(gòu)，以VT2和VT4取代圖2.72(a)中的和，形成有源下拉式結(jié)構(gòu)：當(dāng)時(shí)，VT2、VT3和VT6導(dǎo)通，VT1、VT4和VT5截止，輸出為低電平；當(dāng)時(shí)，VT1、VT4和VT5導(dǎo)通，VT2、VT3和VT6截止，輸出為高電平。由于VT5和VT6的導(dǎo)通內(nèi)阻很小，所以負(fù)載電容的充、放電時(shí)間很短，從而有效減小了電路的傳輸延遲時(shí)間。目前Bi-CMOS反相器的傳輸延遲時(shí)間可以減小到1 ns以下。
圖2.73所示為Bi-CMOS與非門的電路原理圖。由圖可知，只要A、B當(dāng)中有一個(gè)為低電平，必然使VT8導(dǎo)通、VT9截止，輸出高電平；只有A、B同時(shí)為高電平，才能使VT9導(dǎo)通、VT8截止，輸出低電平。
Bi-CMOS或非門的電路結(jié)構(gòu)如圖2.74所示，它的邏輯功能請(qǐng)讀者自行分析。
 
(a) 最簡(jiǎn)單的電路結(jié)構(gòu)      (b) 常用的電路結(jié)構(gòu)
圖2.72  Bi-CMOS反相器
 
 
圖2.73  Bi-CMOS與非門電路
圖2.74  Bi-CMOS或非門電路
*2.5  門電路的VHDL描述及其仿真
2.5.1  門電路的VHDL描述
【例2-4】 用VHDL語(yǔ)言設(shè)計(jì)2輸入與非門電路。
解：
 
LIBRARY IEEE;                      
USE IEEE.STD_LOGIC_1164.ALL;       
ENTITY nand2 IS                    
        PORT (a,b: IN STD_LOGIC;           
              f:OUT STD_LOGIC);        
END nand2;
ARCHITECTURE nand2_1 OF nand2 IS   
    BEGIN
         f< = a NAND b AFTER 10ns;    
END nand2_1;
 
上例中實(shí)體部分描述的是一個(gè)2輸入與非門，有兩個(gè)輸入端a和b，一個(gè)輸出端f，輸入輸出都是STD_LOGIC類型。結(jié)構(gòu)體部分通過(guò)賦值語(yǔ)句“f < =a NAND b”說(shuō)明了輸出f和兩個(gè)輸入a和b之間是NAND關(guān)系，即與非關(guān)系。“AFTER 10 ns”表示信號(hào)傳輸?shù)难舆t，就是與非門的延遲時(shí)間是10 ns。
VHDL的邏輯綜合軟件可以利用這些描述得到一個(gè)完整且具體的硬件設(shè)計(jì)電路。
【例2-5】 用VHDL語(yǔ)言設(shè)計(jì)4輸入或非門電路。
解：
 
LIBRARY IEEE;                          
USE IEEE.STD_LOGIC_1164.ALL;           
ENTITY nor4 IS                         
 PORT(a,b,c,d: IN STD_LOGIC;  
              f:OUT STD_LOGIC);                
END nor4;
ARCHITECTURE nor4_1 OF nor4 IS     
 BEGIN
   f < = NOT(a OR b OR c OR d)
END nor4_1;
 
【例2-6】 用VHDL語(yǔ)言設(shè)計(jì)2-2輸入與或非門電路。
解：
 
LIBRARY IEEE;                          
USE IEEE.STD_LOGIC_1164_ALL;           
ENTITY nandor22 IS                         
        PORT(a,b,c,d: IN  STD_LOGIC;
             f: OUT STD_LOGIC);                 
END nandor22;
ARCHITECTURE nandor22_1 OF nandor22 IS     
BEGIN
PROCESS(a, b, c, d)
            VARIABLEcomb: BIT_VECTOR(3 DOWNTO 0);
            BEGIN
                comb: =a&b&c&d;
                CASEcomb IS
                WHEN "0000"= > f < = "1";
                WHEN "0001"= > f < = "1";
                WHEN"0010" = > f < = "1";
                WHEN "0011" = > f < = "0";
                WHEN "0100"= > f < = "1";
                WHEN "0101"= > f < = "1";
                WHEN "0110"= > f < = "1";
                WHEN "0111"= > f < = "0";
                WHEN "1000"= > f < = "1";
                WHEN "1001"= > f < = "1";
                WHEN "1010"= > f < = "1";
                WHEN "1011"= > f < = "0";
                WHEN "1100"= > f < = "0";
                WHEN "1101"= > f < = "0";
                WHEN "1110"= > f < = "0";
                WHEN "1111"= > f < = "0";
                END CASE;
END PROCESS
END nandor22_1;
 
2.5.2  門電路的仿真
Multisim 10.0的TTL和CMOS元件庫(kù)中存放著大量與實(shí)際元件相對(duì)應(yīng)的并且按照實(shí)際型號(hào)(如74LS00N和74LS138N等)存放的數(shù)字元件。在電路仿真過(guò)程中使用這些元件模型可以得到精確的仿真結(jié)果。若想加快電路的仿真速度，也可將它們理想化。
【例2-7】 利用四2輸入與非門74LS00N構(gòu)建與非門電路的測(cè)試仿真過(guò)程。
解：
利用四2輸入與非門74LS00N構(gòu)建的與非門電路如圖2.75所示。
如圖2.75所示，與非門7400N(U1A)兩個(gè)輸入端的一個(gè)接高電位VCC，另一個(gè)接方波輸入信號(hào)，方波的參數(shù)為(5 V，500 Hz)，輸出端接到示波器的一個(gè)輸入端，同時(shí)將方波信號(hào)接到示波器的另一個(gè)輸入端。選擇Simulate菜單下的Run命令，可以啟動(dòng)仿真過(guò)程，示波器輸出波形如圖2.76所示，可見(jiàn)輸入/輸出波形符合與非門特性。若選擇Simulate菜單下的Digital SimulationSettings命令，可以打開(kāi)如圖2.77所示的對(duì)話框，其中Ideal是默認(rèn)選項(xiàng)，若選中Real單選按鈕，再次運(yùn)行，則波形如圖2.78所示，輸出電壓的幅度稍小，與實(shí)際情況相符。
 
 
圖2.75  與非門測(cè)試仿真電路
圖2.76  與非門輸入/輸出仿真波形一
 
 
圖2.77  對(duì)話框
圖2.78  與非門輸入/輸出仿真波形二
若繼續(xù)增加輸入方波的頻率到10 MHz，則輸出波形和輸入波形會(huì)有明顯的延遲，如圖2.79所示。由此可見(jiàn)，理想化模型和實(shí)際模型都考慮了傳輸延遲，但理想化模型輸出波形的上升沿要比實(shí)際模型的效果好，即實(shí)際模型更接近實(shí)際工作情況。


 
圖2.79  與非門輸入/輸出仿真波形三
小    結(jié)
本章全面、系統(tǒng)地介紹了數(shù)字集成電路中的基本器件——集成邏輯門，對(duì)以TTL為代表的雙極型門電路和以CMOS為代表的單極型門電路進(jìn)行了分析和討論，然后介紹了具有特殊功能的OC門、OD門、三態(tài)門及傳輸門等電路的工作原理和用途，最后介紹了TTL和CMOS的系列產(chǎn)品。本章是學(xué)習(xí)組合邏輯電路的基礎(chǔ)，具體內(nèi)容如下。
(1) 以TTL反相器為例，主要介紹了其電路結(jié)構(gòu)、工作原理和電壓傳輸特性、輸入/輸出特性等外部特性及其噪聲容限，介紹了根據(jù)外部特性計(jì)算門電路的扇出系數(shù)的方法。以CMOS反相器為例，主要介紹了其電路結(jié)構(gòu)、工作原理和電壓電流傳輸特性、輸入端噪聲容限及輸入/輸出特性。
(2)在反相器基礎(chǔ)上介紹了其他邏輯功能的TTL和CMOS電路，如與非門、或非門。對(duì)于CMOS電路，還介紹了具有緩沖級(jí)的電路。
(3) 介紹了集電極開(kāi)路門電路(OC門)及漏極開(kāi)路門電路(OD門)。OC門可以承載比“推拉式”輸出級(jí)更大的電流。OD門經(jīng)常用在輸出/緩沖驅(qū)動(dòng)器當(dāng)中，以滿足吸收大負(fù)載電流的需要。此外，OC門和OD門可以用于輸出電平的變換和實(shí)現(xiàn)線與邏輯。
(4) 介紹了TTL三態(tài)門、CMOS傳輸門和模擬開(kāi)關(guān)、CMOS三態(tài)門及其應(yīng)用。
(5) 介紹了74、74H、74LS等TTL系列產(chǎn)品以及高速CMOS和Bi-CMOS系列產(chǎn)品。
思  考  題
1. 輸入波形如圖2.80所示，試畫(huà)出其通過(guò)與非、或非和異或門電路時(shí)的輸出端電壓波形。
 
圖2.80  思考題1圖


2. 與非門、或非門有多余輸入端時(shí)，應(yīng)怎樣連接？
3. 指出圖2.81中各TTL門電路的輸出狀態(tài)。
 
圖2.81  思考題3圖
4. 指出圖2.82中各CMOS門電路的輸出狀態(tài)。
 
圖2.82  思考題4圖
5. 如圖2.83所示，已知TTL與非門的電路參數(shù)，，，，試求該門電路的扇出系數(shù)。
 
圖2.83  思考題5圖
習(xí)    題
1. 三極管VT組成的反相器電路如圖2.84所示。設(shè)三極管VBE=0.7 V，=60。三極管的飽和壓降VCES=0.1 V。當(dāng)輸入VI的高電平VIH=3.0 V，低電平VIL=0.3 V時(shí)，估算電路的靜態(tài)工作情況。
2.  NMOS門電路如圖2.85所示。分析電路功能，寫(xiě)出電路輸出Y1～Y3的邏輯表達(dá)式。
3. 電路如圖2.86所示。試寫(xiě)出其真值表，并說(shuō)明電路功能。


 
圖2.84  習(xí)題1圖
 
圖2.85  習(xí)題2圖
 
圖2.86  習(xí)題3圖
4.  CMOS門原理電路如圖2.87(a)～(c)所示。分析電路輸入、輸出的邏輯關(guān)系，寫(xiě)出輸出函數(shù)Y1～Y3的邏輯表達(dá)式，并畫(huà)出各電路相應(yīng)的邏輯符號(hào)。
5.  CMOS門組成電路如圖2.88(a)～(c)所示。圖中芯片均為CC4000系列，設(shè)電路電壓VDD= 10 V。
(1) 圖2.88(a)所示電路中，若VI分別取0 V和8 V，RI分別為和，試確定輸出Y1的狀態(tài)。
(2) 圖2.88(b)所示電路中，若VI分別取2 V和10 V，試確定輸出Y2的狀態(tài)。
(3) 圖2.88(c)所示電路中，若負(fù)載電阻RL接在Y3和地之間，為保證電路能正常工作，試確定RL的取值范圍；若在Y3和電源電壓VDD之間加負(fù)載電阻，RL取值又應(yīng)如何考慮？


 
 
(a)                           (b)                        (c)
圖2.87  習(xí)題4圖
 
 
(a)                       (b)                       (c)
圖2.88  習(xí)題5圖
6.  CMOS門電路組成如圖2.89(a)～(c)所示。已知 VDD= 10 V，VT=VDD/2，測(cè)得門電路ILH=ILL=1.2 mA。
(1) 圖2.89(a)所示電路中，RI分別為和，當(dāng)VI分別取0 V和10 V時(shí)，試確定電路輸出Y1的電平值。
(2) 圖2.89(b)所示電路中，RI分別為和，當(dāng)VI分別取0 V和10 V時(shí)，試確定電路輸出Y2的電平值。
(3) 圖2.89(c)所示電路中，試確定電阻RL的取值范圍。
 
(a)                    (b)                       (c)
圖2.89  習(xí)題6圖
7.  CMOS門電路如圖2.90所示，圖中TG為傳輸門。分析電路功能，寫(xiě)出電路輸出Y相應(yīng)的邏輯關(guān)系式。
8.  CMOS門電路如圖2.91所示。分析電路功能，列出其功能表，并抽象成相應(yīng)的邏輯符號(hào)。
9. 電路如圖2.92所示，兩個(gè)OC門線與后，驅(qū)動(dòng)6個(gè)普通TTL與非門。已知與非門IIL=1.5mA，IIH=50；OC門允許灌入電流IOL≤25mA，最大漏電流≤100。要求UOH≥2.4V，UOL≤0.35V，求負(fù)載電阻RC的取值范圍。
 
(a)                    (b)                            (c)
圖2.90  習(xí)題7圖
 
(a)                       (b)                          (c)
圖2.91  習(xí)題8圖
 
圖2.92  習(xí)題9圖
10. 某與非門的特性及電路如圖2.93所示，試求各電路輸出電壓值。
11.  4輸入TTL與非門7420的高電平輸出電流IOH=400，低電平輸出電流IOL=16mA，高電平輸入電流IIH=40，低電平輸入電流IIL=16mA，其電路如圖2.94所示。試求其扇出系數(shù)NO為多少？
12. 在圖2.95所示電路中，輸入端A的波形已經(jīng)給出，要求：
(1) 寫(xiě)出F的邏輯函數(shù)式。
(2) 若考慮與非門的平均傳輸延遲時(shí)間tpd=50ns，試畫(huà)出F的波形。
 
圖2.93  習(xí)題10圖
 
(a)                          (b)
圖2.94  習(xí)題11圖
 
圖2.95  習(xí)題12圖
13. 電路如圖2.96所示，已知G1和G2均為TTL門電路，為使C=1時(shí)，F(xiàn)=，試確定R的阻值。
 
圖2.96  習(xí)題13圖
14. 試分析圖2.97所示門電路的邏輯功能。
15. TTL與非門接成如圖2.98所示電路。已知VI為方波，頻率f =5 MHz，在下述三種情況下，畫(huà)出VO1、VO2和VO的波形。
(1) 不考慮門的平均傳輸時(shí)間。
(2) 相同，=10ns。
(3) 設(shè)=6ns，=9ns，=12ns。
 
(a)                                  (b)
圖2.97  習(xí)題14圖
16. 異或門接成如圖2.99所示電路。已知VI為方波，頻率f =1 MHz，門G1～G3的相同，均為10 ns。試畫(huà)出電路輸入VI和VO的波形。
 
 
圖2.98  習(xí)題15圖
圖2.99  習(xí)題16圖